전기적·유전적 성질
칩 하나 속에는 전기 저항률이 25자리에 걸친 재료가 몇 마이크로미터 간격으로 붙어 있다. 저항률 1.7 µΩ·cm의 구리 배선 바로 옆에 \(10^{16}\) Ω·cm가 넘는 저유전막이 있고, 그 아래 트랜지스터에서는 도핑 농도로 저항률을 열 자리 넘게 조절한 실리콘 위에 두께 2 nm 남짓한 HfO₂ 게이트 절연막이 놓인다. 어떤 재료는 전하를 잘 흘려야 하고, 어떤 재료는 전하를 막고 모아야 한다. 이 장은 그 두 일을 재료의 미시 구조에서 읽는다. 전자가 원자 진동과 불순물에 부딪히며 표류하는 모습에서 금속의 저항률을, 원자의 전자구름과 이온과 쌍극자가 전기장을 따라 움직이는 모습에서 유전율과 손실을, 결정 속 이온이 한쪽으로 쏠려 굳은 모습에서 강유전 메모리를 끌어낸다. 아래 그림은 같은 교류 전기장 속의 도체(왼쪽, 전자가 산란하며 앞뒤로 표류)와 유전체(오른쪽, 쌍극자가 전기장을 따라 돈다)다. 주파수를 올리면 전자는 계속 따라가지만 쌍극자는 뒤처지다가 멈춘다.
- 전도도 \(\sigma = n|e|\mu\)로 금속·반도체·절연체의 25자리 차이를 캐리어 수와 이동도로 나누어 설명하고, 띠 그림으로 세 부류를 구별한다.
- 마티센 규칙으로 금속 저항률을 열 진동·불순물·변형 기여로 나누고, 저항 온도 계수와 노르트하임 규칙으로 순금속과 합금의 저항을 계산한다.
- 면저항과 4탐침 측정으로 박막·배선의 저항을 구하고, 두께가 평균 자유 행로에 가까워질 때 저항률이 오르는 크기 효과를 어림한다.
- 진성·외인성 반도체의 저항률을 도핑 농도와 이동도로 구하고, 온도에 따른 세 영역(얼어붙음·외인성·진성)과 이온 전도의 아레니우스 의존성을 설명한다.
- 네 가지 분극 기구와 유전율의 주파수 의존성, 디바이 완화의 \(\varepsilon'\)·\(\varepsilon''\)·\(\tan\delta\)를 계산하고, 강유전체의 이력 곡선과 압전 계수를 해석한다.
- high-k 적층의 EOT와 정전 용량 밀도를 계산하고, 유전율·띠 어긋남·누설·절연 파괴 사이의 절충으로 게이트 절연막과 DRAM 유전막을 고른다.
전도도의 범위와 띠 그림
길이 \(l\), 단면적 \(A\)인 시편에 전압 \(V\)를 걸어 전류 \(I\)가 흐르면 저항은 \(R = V/I\)이다. 시편 모양을 떼어 낸 재료 고유의 값이 전기 저항률(electrical resistivity) \(\rho = RA/l\)이고, 그 역수가 전기 전도도(electrical conductivity) \(\sigma = 1/\rho\)이다. 옴 법칙을 재료의 언어로 쓰면 전류 밀도와 전기장의 비례식 \(J = \sigma E\)가 된다. 단위는 Ω·m와 S/m(= (Ω·m)⁻¹)이고, 반도체·박막 쪽에서는 Ω·cm와 µΩ·cm(\(1\ \mu\Omega\cdot\mathrm{cm} = 10^{-8}\ \Omega\cdot\mathrm{m}\))를 더 많이 쓴다.
전도도만큼 범위가 넓은 재료 성질은 드물다. 은은 \(6.3\times10^7\) S/m, 용융 실리카는 \(10^{-18}\) S/m 아래다. 25자리가 넘는다. 관례로 금속(\(\sim10^7\) S/m), 반도체(\(10^{-6}\)–\(10^{4}\) S/m), 절연체(\(10^{-10}\) S/m 아래)로 나눈다. 아래 그림에서 부록 A 자료표의 재료를 전도도 축 위에 늘어놓았다.
Mat.db의 상온 대표값, 절연체는 하한 대표값). 금속끼리는 두 자리 안에 모이지만 세라믹·고분자는 열 자리 넘게 퍼지고, 반도체는 도핑으로 그 사이 어디로든 옮겨 갈 수 있다.왜 이렇게 다를까. 고체 속 전자의 에너지는 원자 하나일 때의 띄엄띄엄한 준위가 아니라 수많은 준위가 촘촘히 모인 에너지 띠(energy band)를 이룬다. 띠와 띠 사이에는 전자가 가질 수 없는 에너지 구간, 곧 띠틈(band gap) \(E_\mathrm{g}\)이 있다. 전기장이 전자를 가속하려면 전자가 바로 위의 빈 준위로 옮겨 갈 수 있어야 한다. 0 K에서 전자가 채운 가장 높은 에너지가 페르미 에너지(Fermi energy) \(E_\mathrm{F}\)이다.
- 원자가 멀리 떨어져 있으면 각 원자의 전자 준위는 띄엄띄엄하다. 원자 N개가 있으면 같은 준위가 N겹으로 겹친다.
- 원자가 고체의 간격까지 가까워지면 전자 파동이 겹치면서 같은 준위가 N개의 조금씩 다른 준위로 갈라져 거의 연속인 띠가 된다. 띠 사이에는 띠틈이 남을 수 있다.
- 금속(Cu, Al)은 전자가 띠를 반쯤 채우거나 두 띠가 겹쳐, 페르미 에너지 바로 위에 빈 준위가 붙어 있다. 절연체와 반도체는 0 K에서 원자가 띠가 가득 차고 전도띠가 비어 있으며, 차이는 띠틈의 크기다.
- 상온 \(kT = 0.026\) eV로 띠틈을 넘는 전자 수는 대략 \(\exp(-E_\mathrm{g}/2kT)\)에 비례한다. Si(1.12 eV)는 \(e^{-21.7}\), 다이아몬드(5.5 eV)는 \(e^{-106}\)이다. 반도체에서는 전도띠의 전자와 원자가 띠에 남은 빈자리(정공)가 함께 전류를 나른다.
전도도를 재료의 미시 변수로 쓰면 이렇다. 전기장 \(E\) 속의 전자는 \(-eE/m\)로 가속되지만 곧 원자 진동이나 불순물에 부딪혀 방향이 흐트러진다. 충돌 사이의 평균 시간을 \(\tau\)라 하면 전자 무리는 평균 속도 \(v_\mathrm{d}\)로 전기장 반대쪽으로 흘러간다. 이 표류 속도(drift velocity)가 전기장에 비례하고, 비례 상수가 이동도(mobility) \(\mu\)다.
\(v_\mathrm{d} = \mu E\), \(\mu = e\tau/m\)이면 \(J = n|e|v_\mathrm{d}\)에서 \(\sigma = n|e|\mu = ne^2\tau/m\)이다(드루드 모형). 금속과 반도체의 차이는 주로 \(n\)에서 온다. 구리는 원자마다 자유 전자 1개로 \(n \approx 8.5\times10^{28}\) m⁻³, 상온 진성 실리콘은 \(n \approx 10^{16}\) m⁻³이다. 이동도는 오히려 실리콘 전자(0.14 m²/(V·s))가 구리(0.0044 m²/(V·s))보다 30배 크다.
자유 전자 밀도 8.5, 이동도 43.9인 금속의 전도도는 , 저항률은 이다.
구리 선을 데우면 전도 전자의 수는 거의 그대로다. 그런데도 저항률이 커지는 까닭은?
드루드 실험실 — 산란하며 표류하는 전자
구리(밀도 8.94 g/cm³, 원자량 63.55 g/mol, 원자당 자유 전자 1개)의 상온 저항률은 \(1.68\times10^{-8}\) Ω·m이다. (a) 자유 전자 밀도, (b) 이동도, (c) 충돌 사이 평균 시간 \(\tau\)(자유 전자 질량)와 평균 자유 행로(\(v_\mathrm{F} = 1.57\times10^6\) m/s), (d) 배선에서 흔한 전류 밀도 1 MA/cm²일 때의 표류 속도를 구하라.
풀이 보기
금속의 저항률: 마티센 규칙과 합금
금속의 전도 전자 수는 원자 수로 정해져 온도·조성에 거의 무관하다. 따라서 금속의 저항률을 바꾸는 것은 산란 시간 \(\tau\)뿐이다. 완전한 주기 격자는 전자를 흩뜨리지 않는다. 전자를 흩뜨리는 것은 주기성을 깨는 모든 것, 곧 원자의 열 진동(포논), 용질·불순물 원자, 공공, 전위, 결정립계다. 서로 다른 산란이 독립이면 산란 빈도가 더해지고(\(1/\tau = \sum 1/\tau_i\)), 저항률도 더해진다.
금속의 전체 저항률은 열 진동, 불순물, 변형(결함)의 기여의 합이다.
열 진동 기여. 디바이 온도의 3분의 1쯤보다 높은 온도에서 \(\rho_\mathrm{t}\)는 온도에 거의 비례한다. 상온 근처에서 쓰는 꼴은
20 °C에서 10인 구리 코일(TCR 0.00393 K⁻¹)을 85로 데우면 저항은 이 된다.
불순물 기여. 용질 원자는 격자에 국소적인 퍼텐셜 요철을 만든다. 고용체에서 용질의 원자 분율 \(c_\mathrm{i}\)에 따른 불순물 저항률은 노르트하임 규칙(Nordheim's rule)으로 어림한다.
변형 기여. 냉간 가공으로 생긴 전위도 전자를 흩뜨리지만 그 양은 작다. 구리에서 전위 밀도 1 m⁻²당 대략 \(2\times10^{-25}\) Ω·m³라서, 심하게 가공한 \(10^{15}\) m⁻²에서도 \(\rho_\mathrm{d} \approx 0.02\) µΩ·cm다. 그래서 강도를 올리는 방법에 따라 전도도의 손해가 크게 다르다. 고용 강화는 용질 1 at%마다 전도도를 수십 % 깎지만, 가공 경화는 몇 %만 깎는다. 석출 경화는 용질을 기지에서 빼내 석출물로 모으므로 시효가 진행될수록 전도도가 오히려 회복된다. 반도체 리드프레임과 커넥터의 Cu–Cr–Zr, Cu–Be, Cu–Ni–Si 합금이 석출 경화형인 까닭이다(6장, 9장).
순수 구리와 Cu–1 at% Ni 선을 둘 다 상온에서 액체 질소 온도(77 K)로 식혔다. 저항률이 줄어드는 양 Δρ를 비교하면?
마티센 규칙 — 열 진동·불순물·변형 쌓기
Cu–1.5 at% Ni 합금선을 냉간 인발해 전위 밀도가 \(2.5\times10^{15}\) m⁻²가 되었다. 100 °C에서의 저항률과 %IACS를 구하라. 순수 구리는 20 °C에서 \(1.68\times10^{-8}\) Ω·m, \(\alpha_R = 0.00393\) K⁻¹, Ni의 노르트하임 상수 \(A = 1.18\times10^{-6}\) Ω·m, 전위 1 m⁻²당 \(2.0\times10^{-25}\) Ω·m³로 본다.
풀이 보기
금속은 전자가 열도 나른다. 그래서 열전도도와 전기 전도도가 나란히 간다는 비데만–프란츠 법칙(Wiedemann–Franz law) \(\kappa_\mathrm{e} = L\sigma T\)(\(L = 2.44\times10^{-8}\) W·Ω/K²)가 성립한다. 구리는 \(2.44\times10^{-8}\times5.95\times10^7\times293 = 425\) W/(m·K)로 실측 398에 가깝다. 열 전달은 16장에서 다룬다.
박막·배선의 저항: 면저항과 크기 효과
두께 \(t\), 폭 \(w\), 길이 \(L\)인 박막 선의 저항은 \(R = \rho L/(wt)\)이다. 박막에서는 두께가 공정으로 정해지므로 \(\rho/t\)를 한 묶음으로 쓰는 것이 편하다. 이것이 면저항(sheet resistance) \(R_\mathrm{s}\)이다.
저항률 2.0, 두께 100인 막의 면저항은 이다. 폭 1.0, 길이 1000인 선으로 만들면
웨이퍼 면저항 지도 — 4탐침을 끌어 재기
Mat.sizeEffect, 결정립 크기 = 두께)를 넣었으므로 얇은 막일수록 면저항이 두께 비율보다 더 빨리 커진다. 탐침 간격은 1 mm, 가장자리 3 mm 안에서는 보정 없이 4.532를 쓰면 틀린다는 경고가 뜬다. 해볼 것: ① 탐침을 중심에서 가장자리로 끌며 \(R_\mathrm{s}\)가 오르는 것을 본다. ② 49점 맵을 재고 두께 차를 0으로 줄였을 때 균일도가 어떻게 되는지 본다. ③ 평균 두께를 20 nm로 낮춰 구리의 저항률이 괴상값 1.7 µΩ·cm에서 얼마나 벗어나는지 읽는다.크기 효과. 막 두께나 선폭이 전자의 평균 자유 행로(구리 39 nm)에 가까워지면 전자가 결정 속에서 산란되기 전에 표면과 결정립계에 먼저 부딪힌다. 표면 산란(푹스–존드하이머)과 결정립계 산란(마야다스–샤츠케스)이 마티센 규칙의 새 항으로 더해진다. 간이식은
Mat.sizeEffect, \(p = 0\), \(R = 0.3\), \(\lambda\)와 \(\rho_0\)은 Mat.wireMetals). 평균 자유 행로가 긴 구리가 가장 가파르게 오르고, \(\lambda\)가 짧은 Ru·Mo는 두께에 덜 민감하다. 실제 배선에서는 구리만 두께 2–3 nm의 확산 방벽·라이너가 필요해 단면의 일부를 내준다는 점이 판세를 더 바꾼다(11장).스퍼터한 구리막에 탐침 간격이 막 두께보다 훨씬 큰 4탐침을 대고 1.00 mA를 흘렸더니 안쪽 두 침 사이 전압이 0.0800 mV였다. (a) 면저항, (b) 이 두께의 구리막 저항률을 1.9 µΩ·cm로 볼 때의 두께, (c) 같은 막으로 폭 1 µm, 길이 1 mm인 선을 만들 때의 저항을 구하라.
풀이 보기
배선 지연은 저항 \(R = \rho L/(wt)\)과 이웃 선 사이의 정전 용량 \(C \propto k\varepsilon_0 tL/s\)의 곱으로, \(RC \propto \rho k L^2/(ws)\)다. 선을 줄이면 \(\rho\)가 크기 효과로 커지고 간격 \(s\)도 좁아지므로, 저항률을 낮추는 금속 선택과 함께 층간 절연막의 유전율 \(k\)를 SiO₂의 3.9에서 SiCOH(약 2.7), 다공성 저유전막(2.2–2.5), 에어 갭(1에 가까움)으로 낮춰 왔다. 저유전막은 기공 때문에 탄성률과 파괴 인성이 낮아 CMP와 패키지 응력에 약하다(14장). 공정 관리에서는 금속막·도핑층의 면저항을 4탐침이나 와전류 방식으로 웨이퍼 49점에서 재 균일도를 감시한다. → ProcessBook · 금속 배선 · DopingBook · 계측
반도체의 전도와 이온 전도
반도체에서는 전도띠의 전자(농도 \(n\))와 원자가 띠의 정공(농도 \(p\))이 함께 전류를 나른다.
불순물이 없는 진성 반도체(intrinsic semiconductor)에서는 열로 띠틈을 넘은 전자 하나마다 정공 하나가 남으므로 \(n = p = n_\mathrm{i}\)이다. \(n_\mathrm{i} \propto T^{3/2}\exp(-E_\mathrm{g}/2kT)\)로, 상온 실리콘은 \(n_\mathrm{i} \approx 1.0\times10^{10}\) cm⁻³다. 원자 \(5\times10^{22}\) cm⁻³ 가운데 \(5\times10^{12}\)개에 하나꼴이라 진성 실리콘의 저항률은 \(3\times10^5\) Ω·cm에 이른다. 쓸모 있는 전도도는 외인성 반도체(extrinsic semiconductor)에서 나온다. 5족 원소(P, As)는 전자를 하나 내주는 도너(donor), 3족 원소(B)는 전자를 하나 받아 정공을 만드는 억셉터(acceptor)다. 이온화 에너지가 0.05 eV 안팎이라 상온에서 거의 모두 이온화되고 \(n \approx N_\mathrm{D}\), 소수 캐리어는 질량 작용 법칙 \(np = n_\mathrm{i}^2\)으로 정해진다.
도핑을 늘리면 캐리어 수는 비례해 늘지만, 이온화된 도펀트가 전자를 흩뜨리므로 이동도가 준다. 이동도가 이렇게 줄어드는 정도를 담은 실험식(카우기–토머스 꼴)과 도핑–저항률 곡선(어빈 곡선)이 공정 현장의 기본 도구다. 저항률을 알면 웨이퍼의 도핑 농도를, 거꾸로 도핑 농도를 알면 저항률을 바로 읽는다.
온도 의존성은 금속과 반대 방향이다. n형 실리콘을 0 K에서 데우면 ① 저온에서는 도너의 전자가 아직 도너에 묶여 있는 얼어붙음 영역(freeze-out), ② 100–450 K쯤 도너가 모두 이온화되어 \(n \approx N_\mathrm{D}\)로 평평한 외인성 영역, ③ 더 뜨거우면 \(n_\mathrm{i}\)가 \(N_\mathrm{D}\)를 넘어 진성 캐리어가 지배하는 진성 영역을 차례로 지난다. 소자는 ② 영역에서 동작하도록 설계하며, 진성 영역이 시작되는 온도가 그 소자의 최고 동작 온도를 정한다. 띠틈이 넓은 SiC·GaN이 고온·고전압 전력 소자에 쓰이는 까닭이다. 페르미 준위와 전하 중성 조건은 고체물리 캐리어 통계에서 풀었다.
n형 실리콘의 인 농도를 \(10^{16}\)에서 \(10^{17}\) cm⁻³로 10배 늘렸다. 상온 저항률은?
실리콘 도핑 → 저항률, 그리고 온도의 세 영역
Solid.siResistivity: 완전 이온화 + 카우기–토머스 이동도), 오른쪽은 고른 도핑에서 전하 중성 조건을 풀어 얻은 다수 캐리어 농도와 진성 농도 \(n_\mathrm{i}(T)\)(점선)다(Solid.solveEF, 도펀트 이온화 에너지 0.045 eV). 해볼 것: ① \(10^{15}\) cm⁻³에서 온도를 끌어 세 영역의 경계를 읽는다. ② 도핑을 \(10^{17}\)으로 올리면 얼어붙음 영역과 진성 영역의 경계가 각각 어느 쪽으로 움직이는지 본다. ③ n형과 p형을 바꿔 같은 도핑에서 p형 저항률이 약 2–3배 큰 것을 확인한다.(a) 상온 진성 실리콘의 전도도를 구하라(\(n_\mathrm{i} = 1.0\times10^{16}\) m⁻³, \(\mu_\mathrm{e} = 0.14\), \(\mu_\mathrm{h} = 0.045\) m²/(V·s)). (b) 이 실리콘에 인을 \(1.0\times10^{22}\) m⁻³(\(10^{16}\) cm⁻³) 넣었다. 이 농도의 전자 이동도는 0.118 m²/(V·s)다. 전도도와 저항률(Ω·cm), 정공 농도를 구하라.
풀이 보기
웨이퍼 사양의 첫 줄은 도펀트 종류와 저항률(예: p형 B, 1–20 Ω·cm)이다. 이온 주입과 활성화 열처리 뒤에는 도핑층의 면저항을 재 주입량과 활성화율을 확인한다(같은 주입량이라도 활성화가 덜 되면 면저항이 높다). 산화막 속의 Na⁺·K⁺ 같은 이동 이온은 게이트 전압과 온도에서 산화막을 가로질러 움직여 문턱 전압을 흔든다. 반도체 공장이 알칼리 금속 오염을 엄격히 막는 까닭이다. → DopingBook · 도핑이란 · ProcessBook · 열산화
이온 전도. 이온 결정에서는 전자 대신 이온이 공공이나 틈새 자리를 따라 뛰어다니며 전하를 나른다. 전도도는 \(\sigma = nq\mu\)로 같은 꼴이고, 이동도는 확산 계수와 아인슈타인 관계 \(\mu = qD/kT\)로 이어진다(4장). 확산이 열 활성화 과정이므로
대표 예가 이트리아 안정화 지르코니아(yttria-stabilized zirconia, YSZ)다. ZrO₂에 Y₂O₃를 8 mol% 넣으면 Y³⁺가 Zr⁴⁺ 자리에 들어가며 전하를 맞추기 위해 산소 공공이 생긴다(크뢰거–빙크 표기 \(\mathrm{Y_2O_3 \to 2Y'_{Zr} + V_O^{\bullet\bullet} + 3O_O^\times}\), 3장). 이 산소 공공을 따라 O²⁻가 움직여 800–1000 °C에서 0.01–0.1 S/cm의 이온 전도도를 보인다. 자동차 배기가스의 산소 센서와 고체 산화물 연료 전지(SOFC)의 전해질이 이 재료다.
Mat.ionicSigma). \(E_\mathrm{a}\)를 키우면 직선이 가팔라져 저온 전도도가 몇 자리씩 떨어진다. SOFC의 작동 온도를 낮추려면 \(E_\mathrm{a}\)가 작은 전해질이나 얇은 전해질이 필요하다.유전체의 분극과 유전율의 주파수 의존
절연체를 두 전극 사이에 넣으면 같은 전압에서 전극에 쌓이는 전하가 늘어난다. 평행판 축전기의 정전 용량은
쌍극자를 만드는 방법은 네 가지다. ① 전자 분극(electronic polarization): 모든 원자에서 전자구름이 원자핵에 대해 조금 밀린다. ② 이온 분극(ionic polarization): 이온 결정에서 양이온과 음이온이 반대쪽으로 조금씩 밀린다. ③ 배향 분극(orientation polarization): 영구 쌍극자를 가진 분자(H₂O, 극성 고분자)가 열 요동을 이기고 전기장 쪽으로 돌아선다. ④ 계면 분극(interfacial polarization): 결정립계·상 경계처럼 전도도가 다른 영역의 경계에 움직일 수 있는 전하가 쌓인다(공간 전하 분극). 원자 하나의 쌍극자 모멘트가 국소 전기장에 비례하면(\(p = \alpha E_\mathrm{loc}\), \(\alpha\)는 분극률(polarizability)) 로렌츠 국소장 \(E_\mathrm{loc} = E + P/3\varepsilon_0\)을 넣어
단위 부피당 5.0개의 분극 단위가 있고 하나의 분극률이 1.00(× 4πε₀)이면 \(N\alpha/3\varepsilon_0\) = , 유전 상수는 이다.
네 가지 분극 기구 — 전기장을 끌고 주파수를 바꿔 보기
- 저주파에서는 네 기구가 모두 따라간다. 주파수가 계면 전하가 영역을 가로지르는 시간의 역수보다 커지면 계면 분극이 먼저 빠진다(대개 Hz–kHz).
- 극성 분자가 회전하는 데 걸리는 시간 \(\tau\)(물은 8 ps, 고분자는 훨씬 길다)의 역수 근처에서 배향 분극이 빠지며 ε′가 한 계단 내려가고 ε″에 완화 봉우리가 생긴다.
- 이온 분극은 질량이 있는 이온이 용수철에 묶인 공명이라 격자 진동(적외선, \(10^{12}\)–\(10^{13}\) Hz) 바로 아래에서 ε′가 솟았다가 위에서 꺼진다.
- 전자 분극은 자외선에서 공명하고 그 위로는 어떤 기구도 따라가지 못해 ε′ → 1이다. 가시광의 굴절률 \(n^2 \approx \varepsilon'\)은 전자 분극만의 몫이다(SiO₂ \(n^2 = 2.1\), 정적 3.9).
디바이 완화와 유전 손실. 교류 전기장 \(E_0e^{i\omega t}\)에 분극이 늦게 따라가면 유전율을 복소수 \(\varepsilon^* = \varepsilon' - i\varepsilon''\)로 쓴다. 완화 시간이 \(\tau\) 하나인 쌍극자 무리의 응답이 디바이 완화(Debye relaxation)다.
\(\varepsilon''\)가 곧 손실이다. 한 주기마다 분극이 늦게 따라가며 전기 에너지가 열로 바뀐다. 단위 부피당 손실 전력과 유전 손실 탄젠트(loss tangent)는
완화 시간 \(\tau = 1.0\) µs인 디바이 유전체가 있다. 손실 \(\varepsilon''\)이 가장 큰 주파수는?
디바이·콜–콜 완화 — 봉우리를 끌어 스펙트럼 만들기
Mat.debye), 오른쪽은 같은 값을 \(\varepsilon'\)–\(\varepsilon''\) 평면에 그린 콜–콜 그림이다. 움직이는 점이 1 Hz에서 1 THz까지 주파수를 훑는다(오른쪽 원 위에서는 고주파가 왼쪽 끝). 해볼 것: ① α = 0에서 봉우리 높이가 정확히 \(\Delta\varepsilon/2\)이고 콜–콜 그림이 반원인지 본다. ② α를 0.4로 올려 봉우리가 낮고 넓어지며 원이 납작해지는 것을 본다. ③ 직류 누설을 \(10^{-6}\) S/m로 올리면 저주파 \(\varepsilon''\)가 직선으로 치솟는 것을 본다(콜–콜 그림의 오른쪽 꼬리).한 변 100 µm인 정사각형 전극 사이에 두께 20 nm의 Al₂O₃(\(\varepsilon_\mathrm{r} = 9.8\))를 넣은 MIM 축전기에 2.0 V를 걸었다. (a) 정전 용량, (b) 전극의 전하, (c) 유전체 속 전기장, 전기 변위 \(D\), 분극 \(P\)를 구하라.
풀이 보기
25 °C 물은 \(\varepsilon_\mathrm{s} = 78.4\), \(\varepsilon_\infty = 5.2\), \(\tau = 8.27\) ps인 디바이 유전체로 볼 수 있다. (a) 손실 봉우리 주파수, (b) 전자레인지 주파수 2.45 GHz에서 \(\varepsilon'\), \(\varepsilon''\), \(\tan\delta\), (c) 실효 전기장 1.0 kV/m에서 단위 부피당 발열과 물 1 L의 온도 상승 속도(비열 4184 J/(kg·K))를 구하라.
풀이 보기
강유전체와 압전체
보통 유전체의 분극은 전기장을 끄면 사라진다. 강유전체(ferroelectric)는 전기장 없이도 분극을 지니고(자발 분극), 그 방향을 전기장으로 뒤집을 수 있다. 대표가 페로브스카이트 BaTiO₃다(2장). 퀴리 온도(Curie temperature) \(T_\mathrm{C} \approx 120\) °C 위에서는 입방정이라 Ti⁴⁺가 산소 팔면체의 한가운데 있고 분극이 없다(상유전). 그 아래에서는 c축이 1 % 늘어난 정방정이 되며 Ti⁴⁺와 O²⁻가 서로 반대쪽으로 0.01 nm쯤 밀려 단위정마다 쌍극자가 생긴다.
- 퀴리 온도 위의 BaTiO₃는 입방 페로브스카이트다. Ti⁴⁺가 산소 팔면체의 정중앙에 있어 단위정의 쌍극자 모멘트가 0이다.
- 퀴리 온도 아래에서는 정방정으로 바뀌며 Ti⁴⁺가 c축 위쪽으로, 산소는 아래쪽으로 0.01 nm쯤 밀린다. 단위정마다 쌍극자가 생겨 자발 분극 \(P_\mathrm{s} \approx 0.26\) C/m²(26 µC/cm²)가 된다. 위·아래 두 방향이 에너지가 같다.
- 실제 결정은 정전 에너지를 줄이려고 분극 방향이 다른 여러 분역(domain)으로 나뉜다. 전체 분극은 거의 0이다.
- 전기장이 항전기장보다 크면 전기장 쪽 분극의 분역이 분역 벽을 밀며 자라 한 방향으로 정렬한다. 전기장을 꺼도 대부분 그대로 남는다(잔류 분극). 이것이 강유전 메모리의 0과 1이다.
란다우 이론. 분극 \(P\)를 질서 변수로 두고 자유 에너지를 \(P\)의 짝수 거듭제곱으로 펼치면
전기장 \(E\)는 \(-EP\) 항으로 이중 우물을 기울인다. 한쪽 우물이 사라질 만큼 기울이면(\(E > E_\mathrm{c}\)) 분극이 반대쪽 우물로 굴러떨어진다. 전기장을 왕복시키면 분극이 늦게 따라가는 이력 곡선(hysteresis loop)이 그려지고, \(E = 0\)에서 남은 분극이 잔류 분극(remanent polarization) \(P_\mathrm{r}\), \(P = 0\)이 되는 전기장이 항전기장(coercive field) \(E_\mathrm{c}\)다. 실제 재료에서는 분역 벽의 핵생성과 이동으로 전환이 일어나 항전기장이 란다우 값보다 10–100배 작다.
강유전체 축전기에 같은 진폭의 교류 전기장을 걸면서 주파수만 10배 올렸다. 이력 곡선은?
란다우 이중 우물과 P–E 이력 곡선
Mat.feLoop), 전기장은 정적 항전기장 \(E_\mathrm{c}\)를 단위로 썼다. 해볼 것: ① 진폭을 \(E_\mathrm{c}\)보다 작게(0.8) 줄여 분극이 뒤집히지 않는 작은 고리를 본다. ② 주파수를 올려 곡선이 넓어지고 기울어지는 것을 본다. ③ 온도를 \(T_\mathrm{C}\) 위로 올려 우물이 하나가 되고 고리가 닫히는 것(상유전)을 본다.HfO₂ 기반 강유전체. 페로브스카이트 강유전체(PZT, SBT)는 수백 nm 두께가 필요하고 수소·고온 공정에 약해 CMOS에 넣기 어려웠다. 2011년 Si를 조금 넣은 HfO₂ 박막에서 강유전성이 보고된 뒤, Hf₀.₅Zr₀.₅O₂(HZO)가 주목받고 있다. 강유전성은 비중심 대칭인 직방정(Pca2₁) 상에서 나오며, 두께 5–10 nm에서도 \(P_\mathrm{r} \approx 10\)–25 µC/cm², \(E_\mathrm{c} \approx 1\)–2 MV/cm를 보이고 ALD로 3차원 구조에 입힐 수 있다. 다만 처음 몇 천 번 순환에서 \(P_\mathrm{r}\)이 커지는 wake-up, \(10^9\)–\(10^{11}\)회 뒤의 피로, 한쪽으로 치우치는 imprint가 신뢰성 과제다.
FeRAM(1T1C)은 DRAM의 축전기를 강유전 축전기로 바꾼 것이다. 읽을 때 한 방향으로 전압을 걸어 분극이 뒤집히면 큰 전환 전류, 이미 그 방향이면 작은 전류가 흐르는 차이로 0/1을 가린다(파괴 읽기라 다시 써야 한다). FeFET은 게이트 절연막 속에 강유전층을 넣어 분극 방향이 문턱 전압을 바꾸게 한 1T 셀로, 읽기가 비파괴다. HZO는 두 구조 모두를 CMOS 공정 안으로 끌어들였고, 강유전 축전기의 음의 정전 용량을 이용한 급경사 트랜지스터 연구로도 이어진다. → MemoryBook · 차세대 메모리와 PIM·CIM · DeviceBook · 스케일링과 단채널 효과
압전성. 결정에 응력을 주면 분극이 생기고(정압전 효과), 전기장을 주면 변형이 생기는(역압전 효과) 성질이 압전성(piezoelectricity)이다. 대칭 중심이 없는 결정만 가능하다(32가지 점군 가운데 20가지). 강유전체는 모두 압전체이고, 높은 전기장으로 분역을 한 방향으로 정렬시키는 분극 처리(poling)를 하면 PZT처럼 아주 큰 압전 계수를 보인다. 같은 방향(3)의 성분만 보면
Mat.piezo): PZT-5H 593, PZT-4 289, BaTiO₃ 190, ZnO 12.4, Sc₀.₃Al₀.₇N 15, AlN 5.5, GaN 3.1, 석영(\(d_{11}\)) 2.3, PVDF −33 pC/N.두께 1.0인 PZT-5H(d₃₃ 593 pC/N) 원판에 100를 걸면 두께가 늘어난다(변형 ). 거꾸로 10으로 누르면 의 전하가 생긴다.
지름 11.3 mm(면적 1.00 cm²), 두께 1.00 mm인 PZT-5H 원판(\(d_{33} = 593\) pC/N, \(\varepsilon_\mathrm{r} = 3400\)). (a) 10.0 N으로 누를 때 생기는 전하와 개방 전압, (b) 100 V를 걸 때의 두께 변화를 구하라. (c) 같은 두께의 AlN(5.5 pm/V)이면 (b)는?
풀이 보기
high-k 게이트 절연막과 EOT, 절연 파괴
MOS 트랜지스터의 게이트는 축전기다. 채널에 모이는 전하는 게이트 정전 용량 \(C_\mathrm{ox} = \varepsilon_0k/t\)에 비례하므로, 트랜지스터를 줄일 때마다 절연막을 얇게 해 \(C_\mathrm{ox}\)를 키워 왔다. 그런데 SiO₂가 1.2 nm(원자층 4–5개)까지 얇아지자 전자가 장벽을 직접 터널링해 게이트 누설 전류가 0.2 nm 얇아질 때마다 10배씩 늘었다. 해법은 \(k\)가 큰 재료로 같은 \(C_\mathrm{ox}\)를 더 두꺼운 막에서 얻는 것이다. 이렇게 SiO₂(\(k = 3.9\))보다 유전율이 큰 절연막을 high-k 유전체(high-k dielectric)라 하고, 적층의 정전 용량을 같은 값을 주는 SiO₂ 두께로 나타낸 것이 등가 산화막 두께(equivalent oxide thickness, EOT)다.
Mat.eot, Mat.capDensity).계면층 SiO₂ 0.5 위에 유전율 20인 막을 2.0 쌓으면 EOT , 정전 용량 밀도 이다.
유전율만 크다고 좋은 게이트 절연막은 아니다. ① 띠 어긋남: 터널링은 장벽 높이 \(\phi\)(실리콘 전도띠와 절연막 전도띠의 차)와 두께에 지수적으로 민감하다(WKB: \(J \propto \exp(-2t\sqrt{2m^*q\phi}/\hbar)\)). 유전율이 큰 재료일수록 띠틈이 좁은 경향이 있어 TiO₂(\(k \approx 80\))는 장벽이 거의 없다. 전자·정공 모두 1 eV 넘게 막아야 한다. ② 열 안정성: 소스·드레인 활성화(1000 °C 근처)에서 실리콘과 반응해 실리사이드·실리케이트가 되거나 결정화하면 안 된다. ZrO₂는 실리콘과 반응하기 쉽고 La₂O₃는 습기를 빨아들인다. ③ 계면: 고정 전하와 계면 트랩이 적어야 이동도와 문턱 전압이 안정하다. 이 조건을 고루 만족한 HfO₂(\(k \approx 20\), \(E_\mathrm{g} = 5.7\) eV, 장벽 약 1.5 eV)가 표준이 되었다.
게이트 적층 설계 과제 — EOT·누설·두께 조건을 모두 맞추기
계면층 SiO₂ 0.50 nm 위에 HfO₂(\(k = 20\)) 2.0 nm를 쌓았다. (a) EOT와 정전 용량 밀도, (b) 같은 EOT의 SiO₂ 단일막과 비교한 누설 전류 비를 위 시뮬레이터의 모형(\(2\kappa_\mathrm{SiO_2} = 12.76\) nm⁻¹, \(2\kappa_\mathrm{HfO_2} = 5.32\) nm⁻¹)으로 어림하라.
풀이 보기
절연 파괴. 전기장이 어느 한계를 넘으면 절연체가 갑자기 전류를 흘리며 망가진다. 그 한계 전기장이 절연 내력(dielectric strength) \(E_\mathrm{bd}\)다. 공기 3 MV/m, 고분자 10–100 MV/m, 열산화 SiO₂ 약 10 MV/cm(1000 MV/m)다. 유전율이 큰 재료일수록 결합이 이온성이고 국소 전기장이 커서 \(E_\mathrm{bd}\)가 낮다. 여러 산화물을 모은 경험식 \(E_\mathrm{bd} \approx 29.9\,k^{-0.65}\) MV/cm(맥퍼슨)에 따르면 HfO₂는 약 4.3, ZrO₂(k 40)는 2.7 MV/cm다. 따라서 축전기에 저장할 수 있는 최대 전하 밀도 \(\varepsilon_0kE_\mathrm{bd} \propto k^{0.35}\)는 \(k\)를 키워도 느리게만 는다.
파괴는 가장 약한 결함에서 시작하므로 확률적이다. 같은 막이라도 면적이 크면 약한 곳이 있을 확률이 커서 낮은 전기장에서 깨진다. 와이블 분포 \(P_\mathrm{f} = 1 - \exp[-(A/A_0)(E/E_0)^\beta]\)가 이 크기 효과를 담는다(7장, 확률과 통계 신뢰성과 수율). 시간이 지나며 결함이 쌓여 깨지는 시간 의존 절연 파괴(TDDB)는 17장에서 다룬다.
Mat.weibullPf). 면적을 100배 키우면 같은 확률의 파괴 전기장이 \(100^{-1/\beta}\), 곧 21 % 낮아진다. 칩 전체의 게이트 면적은 cm² 단위라서 한 소자 시험보다 훨씬 보수적으로 설계해야 한다.DRAM 축전기. DRAM 셀은 10 fF 안팎의 전하를 수십 ms 동안 지켜야 한다. 셀 면적이 줄어 축전기는 지름 40 nm 안팎, 높이 1 µm가 넘는 원통이 되었고, 유전막은 정방정 ZrO₂(박막에서 \(k \approx 35\)–40, 부록 A의 25는 괴상 소결체 값) 사이에 얇은 Al₂O₃를 끼운 ZrO₂/Al₂O₃/ZrO₂(ZAZ) 적층이다. Al₂O₃ 층은 ZrO₂ 결정립계를 따라 이어지는 누설 경로를 끊고 절연 파괴 전압을 올린다.
로직 게이트는 HfO₂ 계열(HfO₂, HfSiON)과 얇은 계면층으로 EOT 1 nm 아래를 유지하며, 계면층을 산소 흡수(scavenging)로 더 얇게 하거나 La·Al을 넣어 문턱 전압을 맞춘다. 게이트 정전 용량과 문턱 전압은 C–V 측정으로 EOT와 고정 전하를 함께 뽑아 관리한다. DRAM은 ZrO₂/Al₂O₃/ZrO₂에서 HfO₂–ZrO₂ 계열 더 높은 k의 정방정·혼합상 박막과 TiO₂·SrTiO₃ 계열로 옮겨 가려 하지만, 이들은 띠틈이 좁아 누설을 막는 전극(Ru, TiN) 일함수 선택이 함께 가야 한다. → DeviceBook · MOS 커패시터 · MemoryBook · DRAM 셀과 어레이
핵심 정리
- 전도도 \(\sigma = n|e|\mu\)는 은(\(6\times10^7\) S/m)에서 실리카(\(10^{-18}\) S/m)까지 25자리에 걸친다. 차이는 주로 캐리어 수 \(n\)에서 오며, 띠 그림에서 금속은 반쯤 찬 띠, 반도체·절연체는 가득 찬 띠와 띠틈(\(\sim1\) eV, \(\gtrsim4\) eV)으로 구별된다. 이동도는 산란 시간 \(\tau\)로 정해진다(\(\mu = e\tau/m\)).
- 금속 저항률은 마티센 규칙 \(\rho = \rho_\mathrm{t} + \rho_\mathrm{i} + \rho_\mathrm{d}\)로 더한다. 열 진동 기여는 상온 근처에서 TCR 약 0.004 K⁻¹로 온도에 비례하고, 불순물은 노르트하임 규칙 \(Ac(1-c)\), 전위는 아주 작게 기여한다. 고용 강화는 전도도를 크게 깎고, 가공·석출 강화는 적게 깎는다.
- 박막의 저항은 면저항 \(R_\mathrm{s} = \rho/t\)와 □의 수 \(L/w\)로 계산하고, 4탐침 \(R_\mathrm{s} = 4.532V/I\)로 잰다. 두께·선폭이 평균 자유 행로(Cu 39 nm)에 가까워지면 표면·결정립계 산란으로 저항률이 오른다.
- 반도체는 \(\sigma = n|e|\mu_\mathrm{e} + p|e|\mu_\mathrm{h}\)이고, 도핑으로 \(n\)을 정하지만 이온화 불순물 산란으로 이동도가 준다. 온도에 따라 얼어붙음·외인성·진성 영역을 지나며, 금속과 달리 고온에서 저항률이 준다. 이온 전도는 \(\sigma T = A\exp(-E_\mathrm{a}/kT)\)를 따르고 YSZ는 산소 공공으로 전도한다.
- 유전체의 분극은 전자·이온·배향·계면 기구로 생기고(\(P = \varepsilon_0(\varepsilon_\mathrm{r} - 1)E\), 클라우지우스–모소티), 주파수가 오르면 느린 기구부터 빠진다. 디바이 완화는 \(\omega\tau = 1\)에서 \(\varepsilon''\)가 최대이며, 손실 전력은 \(\omega\varepsilon_0\varepsilon''E_\mathrm{rms}^2\), \(\tan\delta = \varepsilon''/\varepsilon'\)이다.
- 강유전체는 란다우 이중 우물의 두 바닥(\(\pm P_\mathrm{s}\))을 전기장으로 오가며 이력 곡선(\(P_\mathrm{r}\), \(E_\mathrm{c}\))을 그리고, 퀴리 온도 위에서는 상유전체가 된다. 압전체는 \(D = d_{33}\sigma\), \(\varepsilon = d_{33}E\)로 힘과 전기를 바꾼다. HZO는 10 nm 두께의 CMOS 호환 강유전체다.
- high-k 적층의 EOT \(= \sum t_i(3.9/k_i)\)로 정전 용량 \(3.9\varepsilon_0/\mathrm{EOT}\)를 얻으며, 좋은 게이트 절연막은 유전율·띠 어긋남·열 안정성·계면 품질을 함께 만족해야 한다. 절연 내력은 \(k\)가 클수록 낮고(\(\propto k^{-0.65}\)) 면적이 클수록 와이블 크기 효과로 낮아진다.
연습문제
상수: \(|e| = 1.602\times10^{-19}\) C, \(\varepsilon_0 = 8.854\times10^{-12}\) F/m, \(N_\mathrm{A} = 6.022\times10^{23}\) mol⁻¹, \(k = 8.617\times10^{-5}\) eV/K, \(m_\mathrm{e} = 9.109\times10^{-31}\) kg. 재료 값은 문제에 주거나 부록 A(Mat.db)를 쓴다. 따로 말이 없으면 답이 ±1 % 이내면 정답이다.
알루미늄의 상온 저항률은 \(2.65\times10^{-8}\) Ω·m이다. 전도도(S/m)와 µΩ·cm 단위의 저항률을 구하라.
\(\sigma = 1/2.65\times10^{-8} = 3.77\times10^7\) S/m. \(1\ \mu\Omega\cdot\mathrm{cm} = 10^{-8}\ \Omega\cdot\mathrm{m}\)이므로 2.65 µΩ·cm.
다이아몬드(\(E_\mathrm{g} = 5.47\) eV)는 절연체이고 실리콘(1.12 eV)은 반도체다. 상온에서 열로 띠틈을 넘는 전자 수가 대략 \(\exp(-E_\mathrm{g}/2kT)\)에 비례한다면, 다이아몬드의 진성 캐리어는 실리콘의 몇 분의 1인가?
지수의 차는 \((5.47 - 1.12)/(2\times0.02585) = 84.1\)이고 \(e^{-84.1} = 10^{-36.5}\)이다. 띠틈이 지수에 들어가므로 몇 eV 차이가 수십 자리 차이가 된다. 실제 다이아몬드의 전도도는 불순물과 결함이 정한다.
알루미늄(밀도 2.70 g/cm³, 원자량 26.98 g/mol)이 원자당 자유 전자 3개를 낸다고 보고, 저항률 \(2.65\times10^{-8}\) Ω·m에서 전자 이동도를 구하라.
\(n = 3\times6.022\times10^{23}\times2.70/26.98 = 1.808\times10^{23}\) cm⁻³ \(= 1.808\times10^{29}\) m⁻³. \(\mu = 1/(\rho n|e|) = 1/(2.65\times10^{-8}\times1.808\times10^{29}\times1.602\times10^{-19}) = 1.30\times10^{-3}\) m²/(V·s). 구리(4.4×10⁻³)보다 작아 전자가 더 많아도 전도도는 구리보다 낮다.
20 °C에서 10.0 Ω인 구리 코일(\(\alpha_R = 0.00393\) K⁻¹)이 있다. (a) 85 °C에서의 저항은? (b) 저항이 11.2 Ω로 측정되었다면 코일 온도는?
(a) \(R = 10.0[1 + 0.00393\times65] = 12.55\) Ω. (b) \(T = 20 + (11.2/10.0 - 1)/0.00393 = 20 + 30.5 = 50.5\) °C. 모터·변압기 권선 온도를 이렇게 저항으로 잰다.
Cu–2.5 at% Ni 합금의 20 °C 저항률을 구하라. 순수 구리 \(1.68\times10^{-8}\) Ω·m, 구리 속 니켈의 노르트하임 상수 \(A = 1.18\times10^{-6}\) Ω·m.
\(\rho_\mathrm{i} = 1.18\times10^{-6}\times0.025\times0.975 = 2.88\times10^{-8}\) Ω·m. \(\rho = 1.68\times10^{-8} + 2.88\times10^{-8} = 4.56\times10^{-8}\) Ω·m. 니켈 2.5 %로 저항률이 2.7배다.
앞 문제의 합금에서 마티센 규칙이 성립한다면(\(d\rho/dT\)가 순수 구리와 같다), 20 °C 기준 저항 온도 계수는?
\(d\rho/dT = 0.00393\times1.68\times10^{-8} = 6.60\times10^{-11}\) Ω·m/K. \(\alpha = 6.60\times10^{-11}/4.56\times10^{-8} = 1.45\times10^{-3}\) K⁻¹. 합금은 TCR이 작아 정밀 저항에 유리하다. 콘스탄탄·망가닌은 여기에 자기적 효과가 더해져 TCR이 거의 0이다.
두께 50 nm, 저항률 10 µΩ·cm인 텅스텐 박막의 면저항을 구하라. 이 막으로 폭 2 µm, 길이 200 µm인 선을 만들면 저항은?
\(R_\mathrm{s} = 1.0\times10^{-7}/5.0\times10^{-8} = 2.00\) Ω/□. \(L/w = 100\)□이므로 \(R = 200\) Ω. 박막 W의 저항률은 괴상(5.6 µΩ·cm)보다 크다.
상온 진성 저마늄의 전도도를 구하라. \(n_\mathrm{i} = 2.5\times10^{19}\) m⁻³, \(\mu_\mathrm{e} = 0.38\), \(\mu_\mathrm{h} = 0.18\) m²/(V·s).
\(\sigma = n_\mathrm{i}|e|(\mu_\mathrm{e} + \mu_\mathrm{h}) = 2.5\times10^{19}\times1.602\times10^{-19}\times0.56 = 2.24\) S/m. 띠틈이 작아(0.66 eV) 진성 실리콘보다 약 7600배 크다.
붕소를 \(1.0\times10^{17}\) cm⁻³ 넣은 p형 실리콘의 상온 저항률을 구하라. 이 농도의 정공 이동도는 317 cm²/(V·s)이고, 붕소는 모두 이온화되었다.
\(p = 10^{17}\) cm⁻³, \(\rho = 1/(p|e|\mu_\mathrm{h}) = 1/(10^{17}\times1.602\times10^{-19}\times317) = 0.197\) Ω·cm. 전자 농도는 \(n_\mathrm{i}^2/p = 10^3\) cm⁻³라 무시한다. 같은 농도의 n형(0.087 Ω·cm)보다 2배 넘게 크다.
인을 \(1.0\times10^{15}\) cm⁻³ 넣은 실리콘이 있다. 진성 농도를 \(n_\mathrm{i}(T) = 2.98\times10^{19}(T/300)^{3/2}\exp(-1.12\ \mathrm{eV}/2kT)\) cm⁻³(띠틈 일정)로 볼 때, \(n_\mathrm{i} = N_\mathrm{D}\)가 되는 온도를 구하라.
500 K: \(2.98\times10^{19}\times2.152\times e^{-12.995} = 1.45\times10^{14}\). 600 K: \(2.98\times10^{19}\times2.828\times e^{-10.829} = 1.66\times10^{15}\). 사이를 좁히면 \(T \approx 576\) K(303 °C). 이보다 뜨거우면 진성 캐리어가 도핑을 압도해 pn 접합이 제 구실을 못 한다. 실제로는 띠틈이 온도에 따라 줄어 이보다 조금 낮다(약 545 K).
YSZ 전해질의 전도도가 800 °C에서 2.36 S/m, 1000 °C에서 10.0 S/m였다. \(\sigma T = A\exp(-E_\mathrm{a}/kT)\)를 따른다고 보고 활성화 에너지를 구하라.
\(\ln\dfrac{\sigma_1T_1}{\sigma_2T_2} = -\dfrac{E_\mathrm{a}}{k}\left(\dfrac{1}{T_1} - \dfrac{1}{T_2}\right)\). \(T_1 = 1073\), \(T_2 = 1273\) K: \(\ln(2532/12730) = -1.615\), \(1/T_1 - 1/T_2 = 1.464\times10^{-4}\) K⁻¹. \(E_\mathrm{a} = 8.617\times10^{-5}\times1.615/1.464\times10^{-4} = 0.950\) eV. \(\sigma T\)가 아니라 \(\sigma\)로 그리면 약 0.85 eV로 작게 나온다.
극성 고분자의 배향 완화가 \(\varepsilon_\infty = 3.0\), \(\varepsilon_\mathrm{s} = 15.0\)인 디바이 완화이고 손실 봉우리가 1.0 kHz에 있다. 완화 시간과, 10 kHz에서의 \(\tan\delta\)를 구하라.
\(\tau = 1/(2\pi\times1000) = 1.59\times10^{-4}\) s. 10 kHz에서 \(\omega\tau = 10\): \(\varepsilon' = 3 + 12/101 = 3.119\), \(\varepsilon'' = 12\times10/101 = 1.188\), \(\tan\delta = 0.381\). 봉우리(\(\tan\delta = 6/9 = 0.67\))에서 한 자리 위로 가도 손실이 아직 크다.
어떤 강유전체의 란다우 계수가 어떤 온도에서 \(a = -2.0\times10^8\) J·m/C², \(b = 3.0\times10^9\) J·m⁵/C⁴이다. 자발 분극과 (이상적) 항전기장을 구하라.
\(P_\mathrm{s} = \sqrt{-a/b} = \sqrt{2.0\times10^8/3.0\times10^9} = 0.258\) C/m². \(E_\mathrm{c} = \dfrac{2}{3\sqrt3}\dfrac{(2.0\times10^8)^{3/2}}{\sqrt{3.0\times10^9}} = 0.3849\times\dfrac{2.828\times10^{12}}{5.477\times10^4} = 1.99\times10^7\) V/m = 199 kV/cm. \(P_\mathrm{s}\)는 BaTiO₃와 비슷하지만 실제 BaTiO₃ 세라믹의 항전기장은 수 kV/cm로 훨씬 작다(분역 벽 이동).
계면층 SiO₂가 0.60 nm일 때, HfO₂(\(k = 20\))를 얼마나 쌓아야 EOT가 0.95 nm가 되는가? 이때 정전 용량 밀도는?
\(t_\mathrm{HK} = (0.95 - 0.60)\times20/3.9 = 1.79\) nm. \(C/A = 3.9\times8.854\times10^{-12}/0.95\times10^{-9} = 3.63\times10^{-2}\) F/m² = 36.3 fF/µm². 계면층 하나가 EOT의 63 %를 차지한다. 계면층을 0.1 nm 줄이면 HfO₂를 0.5 nm 더 쌓을 여유가 생긴다.
DRAM 축전기 유전막이 ZrO₂ 2.8 nm(\(k = 40\)) / Al₂O₃ 0.4 nm(\(k = 9\)) / ZrO₂ 2.8 nm이다. (a) EOT, (b) 안쪽 지름 40 nm인 원통의 안쪽 벽만으로 10 fF를 얻는 데 필요한 높이를 구하라(바닥 면적과 막 두께에 따른 지름 감소는 무시).
(a) EOT \(= 3.9(5.6/40 + 0.4/9) = 3.9(0.140 + 0.0444) = 0.719\) nm. (b) \(C/A = 3.9\varepsilon_0/\mathrm{EOT} = 48.0\) fF/µm². 필요한 면적 \(= 10/48.0 = 0.208\) µm² \(= \pi Dh\)이므로 \(h = 0.208/(\pi\times0.040) = 1.66\) µm. 종횡비 40이 넘는다.
퀴리 온도 바로 위의 BaTiO₃에 대한 설명으로 옳은 것은?
\(T > T_\mathrm{C}\)에서 란다우 자유 에너지는 \(P = 0\)에만 바닥이 있다(상유전, 입방정). 그러나 \(a = a_0(T - T_\mathrm{C})\)가 작아 우물이 아주 평평하므로 작은 전기장에도 분극이 크게 생겨 \(\varepsilon_\mathrm{r} \approx C/(T - T_\mathrm{C})\)가 수천–만이다.
개념 확인 퀴즈
온도를 올리면 금속의 저항률은 커지고 반도체의 저항률은 (진성 영역에서) 작아진다. 가장 큰 이유는?
구리선의 잔류 저항비 RRR = ρ(300 K)/ρ(4.2 K)가 크다는 것은 무엇을 뜻하는가?
물의 정적 유전 상수는 약 80인데 가시광 굴절률은 1.33(\(n^2 = 1.8\))이다. 그 까닭은?
TiO₂는 \(k \approx 80\)으로 HfO₂의 4배인데도 실리콘 위 게이트 절연막으로 쓰이지 않는다. 가장 큰 이유는?
HfO₂ 기반 강유전체(HZO)가 PZT보다 반도체 메모리에 유리한 점으로 가장 알맞은 것은?