Chapter 16

저차원 계와 나노 수송

3 nm급 트랜지스터의 채널은 두께 5 nm 남짓한 실리콘 판이고, 연구실의 차세대 채널은 원자 세 겹(0.65 nm)짜리 MoS₂다. 전자가 한 방향으로 갇히면 에너지가 부띠로 쪼개지고, 상태 밀도의 모양이 바뀌고, 소자를 아무리 짧게 해도 저항이 12.9 kΩ을 채널 수로 나눈 값 아래로는 내려가지 않는다. 현대물리학 5장이 갇힌 전자의 준위를 구했다면, 이 장은 그 준위에 전자가 몇 개 들어가고(상태 밀도) 어떻게 흘러가는지(수송)를 다룬다. 아래 덩어리를 왼쪽에서 오른쪽으로 끌어 3차원에서 0차원으로 줄여 보라. 옆의 상태 밀도가 √E에서 계단, 뾰족한 봉우리, 날카로운 선으로 바뀐다.

덩어리를 좌우로 끌어 차원을 줄여 보세요

상태를 k 공간에서 세어 3D $\sqrt E$, 2D 계단(부띠마다 $m^*/\pi\hbar^2$), 1D $1/\sqrt E$, 0D 델타 상태 밀도를 유도하고, 부띠 채움에서 면밀도 $n_s$를 계산한다.
MOS 반전층의 삼각 우물과 Si (100)의 Δ2·Δ4 부띠, 변조 도핑 GaAs/AlGaAs 이종 접합의 고이동도 2차원 전자 기체를 설명한다.
그래핀(디랙 원뿔, 선형 상태 밀도), h-BN, MoS₂·WSe₂의 띠 구조를 비교하고, 2D 채널의 정전기적 장점과 접촉 저항·이동도 과제를 자연 길이로 평가한다.
란다우어 식 $G = (2e^2/h)\sum T_n$으로 양자 전도도 $G_0 = 77.5$ µS, 양자점 접촉의 계단, 탄도–확산 전이와 접촉 저항의 하한을 계산한다.
쿨롱 봉쇄의 충전 에너지 $E_C = e^2/2C$를 $k_BT$와 비교해 상온 단전자 소자에 필요한 섬 크기를 구하고, 단전자 트랜지스터의 다이아몬드를 읽는다.
자기장 속 2DEG의 란다우 준위 $\hbar\omega_c(n + \tfrac12)$와 채움 인자로 정수 양자 홀 효과 $R_{xy} = h/\nu e^2$를 설명한다.

차원과 상태 밀도

현대물리학 5장 양자 우물과 구속에서 폭 $L$인 무한 우물의 준위 $E_n = n^2\pi^2\hbar^2/2m^*L^2$을 구했다. 한 방향만 가둔 판(양자 우물)에서는 갇힌 방향의 에너지만 띄엄띄엄하고, 판 안의 두 방향은 여전히 자유롭다. 그래서 전자 에너지는

$$E = E_n + \frac{\hbar^2(k_x^2 + k_y^2)}{2m^*},\qquad E_n = \frac{\hbar^2}{2m_z}\left(\frac{n\pi}{L_z}\right)^2$$

갇힌 방향 준위 $E_n$ 하나마다 판 안의 2차원 포물선 띠가 하나씩 붙는다. 이것을 부띠(subband)라 한다. $m_z$는 갇힌 방향의 유효 질량, $m^*$는 판 안 방향 질량이다.

준위가 어디에 있는지만큼 중요한 것이 에너지 $E$ 근처에 상태가 몇 개 있는지다. 단위 부피(또는 면적·길이)당, 단위 에너지당 상태 수를 상태 밀도(density of states, DOS) $g(E)$라 한다(7장 자유 전자 모형의 3차원 결과를 일반화한다). 주기 경계 조건에서 k 공간의 상태 하나는 $(2\pi/L)^d$의 부피를 차지하므로, $d$차원에서 반지름 $k$인 "구" 안의 상태를 세면 된다.

3차원: 에너지가 $E$와 $E + dE$ 사이인 상태는 두께 $dk$인 구 껍질에 있다. 넓이 $4\pi k^2$가 $E$에 비례해 자라고 $dk/dE \propto 1/\sqrt E$이므로 $g \propto \sqrt E$.
2차원: 껍질이 고리가 된다. 둘레 $2\pi k$의 증가가 $dk/dE$의 감소와 정확히 상쇄되어 상태 밀도가 에너지와 무관하다.
1차원: "껍질"은 $\pm k$ 두 구간뿐이다. $dk/dE$가 그대로 남아 띠 바닥에서 $1/\sqrt{E - E_n}$로 발산한다(반 호프 특이점). 0차원은 연속 성분이 없어 날카로운 선만 남는다.

k 공간에서 상태 세기. 차원이 하나 줄 때마다 $dk/dE \propto E^{-1/2}$를 상쇄해 주던 $k$가 하나씩 빠진다.

$$g_{3D} = \frac{1}{2\pi^2}\left(\frac{2m^*}{\hbar^2}\right)^{3/2}\!\sqrt{E},\qquad g_{2D} = \frac{g_v m^*}{\pi\hbar^2}\sum_n \Theta(E - E_n),\qquad g_{1D} = \frac{g_v}{\pi}\sqrt{\frac{2m^*}{\hbar^2}}\sum_{n}\frac{\Theta(E - E_{n})}{\sqrt{E - E_{n}}},\qquad g_{0D} = 2g_v\sum_n\delta(E - E_n)$$

단위는 차례로 eV⁻¹cm⁻³, eV⁻¹cm⁻², eV⁻¹cm⁻¹, 점 하나당 eV⁻¹. 스핀 2를 넣었고, $g_v$는 골짜기 축퇴(GaAs 1, Si (100)의 Δ2 계곡 2). $\Theta$는 계단 함수. 부띠 하나의 2D 값은 $m^*/\pi\hbar^2 = 4.18\times10^{14}\,(m^*/m_e)$ cm⁻²eV⁻¹, GaAs($m^* = 0.067$)에서 $2.80\times10^{13}$ cm⁻²eV⁻¹이다.

계단과 벌크 곡선의 관계도 깔끔하다. 두께 $L_z$인 우물의 면 상태 밀도를 $L_z$로 나누어 부피당으로 바꾸면, $n$번째 계단 꼭짓점이 정확히 $E_n$에서 $g_{3D}$ 곡선에 닿는다. 우물이 두꺼워질수록 계단이 잘아져 √E 곡선에 붙는다 — 벌크는 아주 많은 부띠의 합이다. 전자가 몇 개 들어가는지는 상태 밀도에 페르미–디랙 분포를 곱해 적분하면 된다. 2D에서는 적분이 닫힌 꼴로 나온다.

$$n_s = \sum_n \frac{g_v m^* k_BT}{\pi\hbar^2}\ln\!\left[1 + e^{(E_F - E_n)/k_BT}\right]\;\xrightarrow{\;T\to0\;}\;\sum_{E_n < E_F}\frac{g_v m^*}{\pi\hbar^2}(E_F - E_n)$$

$n_s$는 면밀도(sheet density), 단위 cm⁻². 부띠 하나만 채워져 있으면 $E_F - E_1 = n_s\pi\hbar^2/g_vm^*$이고, 페르미 파수는 $k_F = \sqrt{2\pi n_s/g_v}$(스핀 2 포함)이다.

두께 10.0인 GaAs 우물(무한 우물 근사, $m^* = 0.067$)의 첫 두 부띠는 $E_1$ = , $E_2$ = 이고 간격은 300 K의 $k_BT$의 배다. 둘째 부띠가 비어 있으려면 $E_F - E_1$이 간격보다 작아야 하므로, 0 K에서 부띠 하나에 담을 수 있는 최대 면밀도는 이다.

2차원 우물의 두께 $L_z$를 두 배로 늘리면, 첫 부띠에서 생기는 상태 밀도 계단의 높이(면적당, $g_{2D}$)는 어떻게 될까?

부띠 하나의 면 상태 밀도 $m^*/\pi\hbar^2$에는 $L_z$가 없다. 두께는 계단이 어디서 시작하는지($E_n \propto 1/L_z^2$)만 정한다. 실험대에서 벽을 끌며 계단 높이와 위치를 따로 보라.

SIMULATOR

상태 밀도 실험대: 벽을 끌고 페르미 준위를 채워라

흰 원(오른쪽 벽)을 좌우로

E_F 선의 흰 원을 위아래로

구조

물질

두께(선이면 한 변) L E_F (바닥 기준) 온도 T 벌크 √E × 두께 겹치기

E₁, E₂—

전자 밀도—

부띠별 몫—

과녁—

왼쪽: 우물(선이면 정사각 단면) 속 준위와 $|\psi|^2$. 오른쪽: 같은 에너지 눈금의 상태 밀도(가로)와 채워진 부분(색칠). 과녁: 정해진 전자 밀도를 만들되 첫 부띠에 95% 이상 들어가게 하라. 해볼 것: ① 2D에서 벽을 끌어 $L$을 바꿔도 계단 높이는 그대로이고 위치만 $1/L^2$로 움직인다. ② 벌크 곡선을 켜고 $L$을 30 nm로 늘리면 계단이 √E에 달라붙는다. ③ 1D로 바꾸면 부띠 바닥마다 뾰족한 봉우리가 생기고, Si의 Δ2는 질량이 달라 $E_{12} \ne E_{21}$로 갈라진다. ④ T = 300 K에서 과녁을 맞히려면 우물을 얼마나 얇게 해야 하는가?

두께 10.0 nm GaAs 우물을 무한 우물로 보고($m^* = 0.067m_e$) (a) 첫 두 부띠 에너지, (b) 0 K에서 페르미 준위가 $E_1$보다 20.0 meV 위일 때의 면밀도와 페르미 파장을 구하라. $\hbar^2/2m_e = 0.0381$ eV·nm², $m_e/\pi\hbar^2 = 4.18\times10^{14}$ cm⁻²eV⁻¹.

풀이 보기

전략 $E_n = (0.0381/0.067)(n\pi/L)^2$, 부띠 하나만 채워졌는지 확인한 뒤 $n_s = (m^*/\pi\hbar^2)(E_F - E_1)$.

풀이 (a) $0.5687\times(0.3142)^2 = 0.0561$ eV, $E_2 = 4E_1 = 0.2245$ eV. (b) $E_F = E_1 + 0.020 < E_2$이므로 부띠 하나. $g_{2D} = 0.067\times4.18\times10^{14} = 2.80\times10^{13}$ cm⁻²eV⁻¹, $n_s = 2.80\times10^{13}\times0.020 = 5.60\times10^{11}$ cm⁻². $k_F = \sqrt{2\pi n_s} = \sqrt{2\pi\times5.60\times10^{-3}\ \text{nm}^{-2}} = 0.188$ nm⁻¹, $\lambda_F = 2\pi/k_F = 33.5$ nm.

E₁ = 56.1 meV, E₂ = 225 meV; n_s = 5.60 × 10¹¹ cm⁻², λ_F = 33.5 nm

검토 실제 AlGaAs 장벽(약 0.25 eV)은 유한해 $E_1$이 약 30 meV로 내려가지만, 부띠 간격이 $k_BT$(25.9 meV)보다 몇 배 크다는 결론은 같다. 페르미 파장이 우물 두께의 세 배 — 전자는 판 안에서도 "큰 파동"이다.

나노시트·포크시트·CFET의 부띠

GAA 나노시트의 실리콘 두께는 약 5 nm다. (100) 시트에서 Δ2 계곡의 첫 부띠는 약 15 meV, Δ4는 약 79 meV에 서서(현대물리학 5장의 계산) 상온 전자의 대부분이 Δ2 부띠 몇 개에 들어간다. 상태 밀도가 계단이라 같은 게이트 전압에서 모이는 전하(양자 용량)와 문턱 전압이 두께 1 nm의 산포에도 흔들린다. 포크시트(시트 사이에 절연 벽)와 CFET(n·p 시트를 위아래로 쌓음)도 채널 자체는 같은 얇은 시트이므로, 시트 두께와 부띠 구조가 그대로 소자 변수다. SemiBooks ProcessBook · 첨단 소자 공정, DeviceBook · 스케일링과 단채널 효과

2차원 전자 기체: 반전층과 이종 접합

전자가 한 방향으로만 갇혀 부띠 몇 개에만 들어 있는 계를 2차원 전자 기체(two-dimensional electron gas, 2DEG)라 한다. 반도체 소자에서 2DEG를 만드는 방법은 두 가지다. 하나는 게이트 전기장으로 띠를 휘어 계면에 전자를 모으는 MOS 반전층, 다른 하나는 띠 간격이 다른 두 결정을 이어 붙이는 이종 접합이다.

MOS 반전층: 전기장이 만든 삼각 우물

반전된 MOS 계면에서 전도대는 계면 쪽으로 기울어져, 전자는 한쪽은 산화막 장벽(3.1 eV), 다른 쪽은 기울기 $qF$인 전도대에 갇힌다(13장 접합과 계면의 띠 굽음). 이 삼각 우물(triangular well)의 준위는 에어리 함수의 영점 $a_n$ = 2.338, 4.088, …로 정해진다(현대물리학 5장 삼각 우물과 MOSFET 반전층).

$$E_n = \left(\frac{\hbar^2}{2m_\perp}\right)^{1/3}(qF)^{2/3}a_{n+1},\qquad n_s \approx \frac{\varepsilon_{Si}F}{q}$$

$m_\perp$은 계면에 수직인 질량, $n = 0, 1, 2, \dots$. 둘째 식은 가우스 법칙으로, 공핍층 전하를 무시하고 계면 전기장을 모두 반전 전자가 만든다고 본 근사다($F$ = 1 MV/cm이면 $n_s = 6.5\times10^{12}$ cm⁻²).

8장 띠 구조에서 본 실리콘 전도대의 여섯 골짜기가 여기서 둘로 나뉜다. (100) 면에 수직인 축을 가진 두 골짜기(Δ2 계곡(Δ2 valleys))는 구속 방향 질량이 무거운 $m_l = 0.98$이라 부띠가 낮고, 판 안에서는 가벼운 $m_t = 0.19$로 움직인다. 나머지 네 골짜기(Δ4)는 구속 질량이 $m_t$라 부띠가 높지만 판 안 상태 밀도 질량이 $\sqrt{m_lm_t} = 0.43$이고 골짜기가 넷이라 계단이 4.5배 높다. 낮은 대신 좁은 Δ2와, 높은 대신 넓은 Δ4가 전자를 나눠 갖는다.

SIMULATOR

반전층 실험대: 전기장을 올려 전자를 Δ2로 몰아라

퍼텐셜 선의 흰 원을 위아래로

계면 전기장 F 온도 T Δ4 부띠 포함 바닥 부띠 |ψ|² 그리기

E₀(Δ2) / E₀′(Δ4)—

분리 / k_BT—

n_s ≈ ε_SiF/q—

Δ2 바닥 부띠 점유—

왼쪽: 계면(z = 0, 왼쪽 벽) 옆 삼각 우물을 유한 차분으로 풀어 얻은 부띠(청록 Δ2, 주황 Δ4)와 페르미 준위(점선). 오른쪽: 같은 에너지 눈금의 계단형 상태 밀도와 채워진 전자. 해볼 것: ① F를 0.2 → 2 MV/cm로 올리면 Δ2–Δ4 분리가 $F^{2/3}$로 커지고 Δ2 바닥 부띠의 몫이 50%대에서 98%로 오른다. ② T를 낮추면 같은 F에서도 Δ2 몫이 커진다. ③ Δ4를 끄면 계단 하나가 없어져 같은 $n_s$를 담으려고 $E_F$가 올라간다 — Δ4의 넓은 상태 밀도가 저전기장에서 왜 중요한지 보인다.

(100) Si 반전층의 계면 전기장이 1.00 MV/cm이다. 삼각 우물 근사로 Δ2($m_\perp = 0.98$)와 Δ4($m_\perp = 0.19$) 바닥 부띠 에너지를 구하고, 두 부띠만 있고 볼츠만 통계가 맞는다고 할 때 300 K에서 Δ4 전자 수와 Δ2 전자 수의 비를 추정하라. 상태 밀도 질량과 골짜기 수는 Δ2: 0.19 × 2, Δ4: $\sqrt{0.98\times0.19}$ × 4.

풀이 보기

전략 $qF = 0.100$ eV/nm. 비는 (상태 밀도 비) × $e^{-\Delta E/k_BT}$.

풀이 Δ2: $(0.0381/0.98)^{1/3}(0.100)^{2/3}\times2.338 = 0.339\times0.2154\times2.338 = 0.171$ eV. Δ4: $(0.0381/0.19)^{1/3} = 0.585$ → 0.295 eV. $\Delta E = 0.124$ eV = 4.80 $k_BT$. 상태 밀도 비 $4\times0.4315/(2\times0.19) = 4.54$, 점유 비 $4.54\,e^{-4.80} = 0.037$.

E₀ = 0.171 eV, E₀′ = 0.295 eV, n(Δ4)/n(Δ2) ≈ 0.04

검토 실험대는 이 조건에서 Δ4 몫을 약 7.5%로 보인다. $E_F$가 Δ2 바닥보다 30 meV 위라 Δ2가 축퇴되어 볼츠만 식보다 Δ2 쪽 전자가 덜 늘고, 위 부띠도 조금 채워지기 때문이다. 실제 반전층은 전자 자신의 전하가 우물 모양을 바꾸므로(자기 일관 슈뢰딩거–푸아송) 수치가 달라지지만, "전기장이 셀수록 Δ2"라는 결론은 같다.

변조 도핑: 도너와 전자를 떼어 놓기

반전층의 전자는 거친 Si/SiO₂ 계면에 붙어 다녀 이동도가 수백 cm²/(V·s)에 머문다. 이종 접합은 원자 수준으로 매끈한 결정 계면에 전자를 모은다. 넓은 간격의 AlGaAs에만 도너를 넣고 GaAs는 도핑하지 않으면, 도너에서 떨어진 전자가 띠 어긋남 $\Delta E_c$(약 0.2–0.3 eV, 13장)을 굴러 GaAs 쪽으로 넘어가 계면의 삼각 우물에 모인다. 전자와 이온화된 도너가 공간적으로 갈라져 있어 이온화 불순물 산란(11장)이 크게 줄어든다. 이것이 변조 도핑(modulation doping)이다.

접합 전: AlGaAs는 전도대가 $\Delta E_c$만큼 높고 도너가 들어 있다. GaAs는 도핑하지 않았다.
도너 전자가 에너지가 낮은 GaAs 쪽으로 넘어간다. AlGaAs에는 양전하(이온화된 도너)가 남는다.
갈라진 전하가 만드는 전기장이 띠를 휘어, 계면의 GaAs 쪽에 삼각 우물이 생긴다. 페르미 준위가 전체에서 평평해질 때까지 전자가 옮겨 간다.
전자는 바닥 부띠 $E_0$에 모인 2DEG가 된다. 도핑하지 않은 AlGaAs 스페이서(spacer)층이 이온과 전자 사이를 더 벌려 산란을 줄인다.

변조 도핑 이종 접합. 전자를 내놓는 층(AlGaAs)과 전자가 다니는 층(GaAs)을 나누는 것이 핵심이다.

변조 도핑 GaAs 2DEG의 이동도는 300 K에서 포논 산란 때문에 약 8000 cm²/(V·s)지만, 저온에서는 $10^7$ cm²/(V·s)를 넘는다. 이동도 $\mu = e\tau/m^*$와 페르미 속도 $v_F = \hbar k_F/m^*$에서 평균 자유 행로 $\ell = v_F\tau$를 구하면 $n_s = 3\times10^{11}$ cm⁻², $\mu = 10^7$ cm²/(V·s)에서 약 90 µm — 머리카락 굵기만큼 전자가 한 번도 부딪히지 않고 간다. 이런 시료에서 4–6절의 탄도 수송과 양자 홀 효과가 처음 관측되었고, 같은 구조가 고속 트랜지스터 HEMT(high electron mobility transistor)가 되었다.

GaAs 2DEG($m^* = 0.067$, 부띠 하나)의 면밀도가 8.0이면 0 K에서 $E_F - E_0$ = , 페르미 파장 $\lambda_F$ = 이다. 이동도가 5.0($\log_{10}$ cm²/(V·s))이면 평균 자유 행로는 $\ell = \hbar k_F\mu/e$ = 이다.

HEMT: GaN 전력·RF 소자

GaN/AlGaN HEMT는 도너 없이도 두 결정의 자발·압전 분극 차이가 계면에 약 $10^{13}$ cm⁻²의 2DEG를 만든다. 상온 이동도 약 2000 cm²/(V·s), 띠 간격 3.4 eV의 높은 항복 전기장이 합쳐져 5G 기지국 전력 증폭기, 고속 충전기와 서버 전원의 650 V 스위치로 쓰인다. 전류는 소스·드레인 접촉과 2DEG 사이를 지나므로 옴 접촉 저항이 핵심 공정 변수다. 같은 2DEG라도 MOSFET 반전층과 달리 게이트가 없을 때 이미 켜져 있는(normally-on) 것이 기본이라, 끄기 위한 p-GaN 게이트 같은 구조가 필요하다. SemiBooks DeviceBook · MOSFET, DeviceBook · 금속–반도체 접합

2차원 물질: 그래핀, h-BN, 전이 금속 칼코젠 화합물

양자 우물은 3차원 결정을 얇게 잘라 만든 2D 계다. 처음부터 원자 한 층으로 된 결정도 있다. 층 안은 강한 공유 결합이고 층 사이는 약한 반데르발스 결합(3장)이라, 테이프로 떼어 내거나 한 층씩 성장시킬 수 있다. 두께가 원자 크기로 정해지므로 표면 거칠기에 따른 두께 산포가 없다.

대표 2차원 물질의 단층 옆모습(위)과 띠 끝 모양(아래). 두께는 층 간격 기준. 그래핀은 간격이 없는 반금속, h-BN은 넓은 간격의 절연체, MoS₂는 실리콘과 비슷한 간격의 반도체다.

그래핀: 선형 상태 밀도

8장 그래핀에서 강결합 모형으로 구한 띠는 브릴루앙 영역 꼭짓점 K, K′에서 $E = \pm\hbar v_F|\vec q|$인 디랙 원뿔(Dirac cone)을 이룬다($v_F \approx 1.0\times10^6$ m/s). 원뿔에서 상태를 세면 고리 둘레 $2\pi q$가 그대로 남는다 — 포물선 띠와 달리 $dq/dE$가 상수이기 때문이다. 스핀 2, 골짜기(K, K′) 2를 넣으면

$$g(E) = \frac{2|E|}{\pi(\hbar v_F)^2},\qquad n = \frac{E_F^2}{\pi(\hbar v_F)^2},\qquad \hbar v_F = 0.658\ \text{eV}\cdot\text{nm}\ (v_F = 10^6\ \text{m/s})$$

상태 밀도가 디랙점($E = 0$)에서 0이고 에너지에 비례한다. 간격이 없어 게이트로 $E_F$를 디랙점 위로 올리면 전자, 아래로 내리면 정공이 연속적으로 바뀐다(양극성).

흰 원을 좌우로 끌어 E_F 이동

Si (100) Δ2 2DEG 겹치기

MINI LAB그래핀(청록)과 실리콘 반전층(점선)의 상태 밀도. 그래핀의 $g(E)$는 디랙점에서 0으로 줄어 전하를 조금만 넣어도 $E_F$가 크게 움직인다. 실리콘의 계단(1.59 × 10¹⁴ cm⁻²eV⁻¹)에 닿으려면 $E_F$가 1.08 eV나 되어야 한다. 양자 용량 $C_Q = q^2g(E_F)$가 작다는 뜻이다.

게이트로 그래핀의 페르미 준위를 디랙점 위 0.200 eV로 올렸다. $v_F = 1.00\times10^6$ m/s로 (a) 전자 면밀도, (b) $E_F$에서의 상태 밀도를 구하고 Si (100) Δ2 부띠의 상태 밀도($g_v = 2$, $m^* = 0.19$)와 비교하라.

풀이 보기

전략 $\hbar v_F = 6.582\times10^{-16}\times10^{6}$ eV·m = 0.6582 eV·nm. $n = E_F^2/\pi(\hbar v_F)^2$, $g = 2E_F/\pi(\hbar v_F)^2$.

풀이 $(\hbar v_F)^2 = 0.4332$ eV²nm². (a) $n = 0.0400/(\pi\times0.4332) = 0.02939$ nm⁻² = $2.94\times10^{12}$ cm⁻². (b) $g = 0.400/(\pi\times0.4332) = 0.2939$ eV⁻¹nm⁻² = $2.94\times10^{13}$ cm⁻²eV⁻¹. Si Δ2: $2\times0.19\times4.18\times10^{14} = 1.59\times10^{14}$, 그래핀의 5.4배.

n = 2.94 × 10¹² cm⁻², g(E_F) = 2.94 × 10¹³ cm⁻²eV⁻¹ (Si Δ2의 약 1/5)

검토 $n = \tfrac12 g(E_F)E_F$ — 선형 상태 밀도의 삼각형 넓이다. 같은 전하를 넣을 때 Si보다 $E_F$가 훨씬 많이 움직인다.

h-BN과 MoS₂·WSe₂

그래핀의 두 부격자 자리에 붕소와 질소를 번갈아 놓은 육방정 질화 붕소(h-BN(hexagonal boron nitride))는 두 자리의 에너지가 달라 약 6 eV의 간격이 열린 절연체다(8장의 $\Delta$). 원자 수준으로 평평하고 매달린 결합이 없어 2D 채널의 기판·게이트 절연막으로 쓰면 이동도가 크게 좋아진다.

MoS₂, WSe₂ 같은 전이 금속 칼코젠 화합물(transition metal dichalcogenide, TMD)은 금속 원자 한 층을 칼코젠 두 층이 감싼 세 겹(두께 약 0.65 nm)이 한 단위다. 덩어리 MoS₂는 간격 약 1.2–1.3 eV의 간접 반도체지만, 단층이 되면 층간 결합이 사라지며 K점에서 간격 약 1.8–1.9 eV(광학 간격)의 직접 반도체가 된다. WSe₂ 단층의 광학 간격은 약 1.6–1.7 eV이고 정공을 잘 흘려 p형 채널 후보다. 2D에서는 유전 차폐가 약해 엑시톤 결합 에너지가 수백 meV에 이르므로(14장), 전기적으로 잰 간격은 광학 간격보다 크다.

2D 채널의 장점과 과제

얇은 채널이 단채널 효과에 강한 이유는 자연 길이(natural length) $\lambda$로 요약된다. 소스·드레인 전위가 채널로 스며드는 거리가 $\lambda$이고, 게이트 길이가 $\lambda$의 약 5–6배보다 짧아지면 드레인이 장벽을 끌어내린다(DIBL).

$$\lambda = \sqrt{\frac{\varepsilon_s}{N\varepsilon_{ox}}\,t_s\,t_{ox}}$$

$t_s$는 채널 두께, $t_{ox}$는 게이트 절연막의 SiO₂ 환산 두께(EOT), $N$은 게이트가 감싸는 정도(단일 1, 이중 2, GAA 약 4). 자연 길이는 $\sqrt{t_s}$에 비례하므로 채널을 0.65 nm로 얇게 하면 같은 절연막으로 게이트를 더 짧게 할 수 있다.

채널

Si 두께 t_s

게이트

MINI LAB게이트 길이 12 nm, EOT 0.8 nm, $V_{DS}$ = 0.7 V인 채널의 꺼진 상태 전도대(자연 길이 모형). 장벽이 낮아질수록 꺼진 상태 누설이 커진다. MoS₂ 단층($t_s$ = 0.65 nm, 수직 유전율 약 6.4로 근사)은 이중 게이트만으로도 Si 5 nm GAA와 비슷하거나 더 짧은 $\lambda$를 준다.

과제도 분명하다. 첫째, 접촉 저항. 2D 반도체는 이온 주입으로 소스·드레인을 고농도 도핑할 수 없고, 금속을 올리면 계면 결함이 페르미 준위를 고정해(13장) 쇼트키 장벽이 생긴다. 반금속(비스무트·안티모니) 접촉과 같은 연구로 단층 MoS₂의 접촉 저항이 약 100 Ω·µm 수준까지 내려왔지만, 이는 4절에서 볼 양자 한계와 같은 자릿수다. 둘째, 이동도. MoS₂는 유효 질량이 약 0.5로 무겁고 포논 산란이 강해 상온 이동도가 수십–100 cm²/(V·s) 남짓으로 실리콘 반전층보다 낮다. 셋째, 300 mm 웨이퍼 위에 결함 적은 단층을 성장하거나 옮기는 공정이다. 그래서 2D 채널은 실리콘 시트를 더 얇게 하기 어려워지는 2030년대 노드의 후보로 연구되고 있다.

2D 채널(MoS₂·WSe₂)의 연구 동향과 접촉 문제

업계 로드맵은 나노시트 다음에 CFET, 그 다음에 2D 채널을 놓는다. n형은 MoS₂, p형은 WSe₂가 주 후보이고, 단층을 여러 장 쌓은 2D 나노시트 GAA 시제품이 발표되고 있다. 가장 큰 걸림돌은 접촉이다. 접촉 길이가 20 nm 아래로 줄면 전류가 금속 밑으로 퍼질 거리(전달 길이)가 모자라 접촉 저항이 급히 커지고, 실리콘처럼 실리사이드·고농도 도핑으로 쇼트키 장벽을 얇게 만드는 방법을 쓸 수 없다. 반금속 접촉, 가장자리 접촉, 전하 이동 도핑이 대안으로 연구된다. SemiBooks DeviceBook · 금속–반도체 접합, ProcessBook · 첨단 소자 공정

탄도 수송과 란다우어 식

11장의 옴의 법칙 $G = \sigma W/L$은 전자가 도체 안에서 여러 번 산란하는 확산 수송(diffusive transport)을 전제한다. 길이 $L$이 평균 자유 행로(mean free path) $\ell$보다 짧으면 전자는 한 번도 부딪히지 않고 지나간다. 이것이 탄도 수송(ballistic transport)이다. 옴의 법칙대로라면 $L \to 0$일 때 저항이 0이 되어야 하지만, 실제로는 유한한 값에서 멈춘다. 저항이 도체 안이 아니라 도체와 전극의 이음매에서 생기기 때문이다.

넓은 두 전극(전자 저수지) 사이에 좁고 짧은 도체가 있다. 전극 안에서는 전자가 열평형을 이룬다.
좁은 도체 속에서 가로 방향 운동이 양자화되어, 전자는 정해진 수 $M$개의 가로 모드(1D 부띠)로만 지나갈 수 있다.
바이어스 $V$가 두 전극의 전기화학 퍼텐셜을 $eV$만큼 벌린다. 1D 부띠 하나의 상태 밀도 $\propto 1/v$와 속도 $v$가 상쇄되어, 모드 하나가 에너지당 나르는 전류는 $2e/h$로 늘 같다.

란다우어 그림. 저항은 넓은 전극의 무수한 상태가 좁은 도체의 몇 안 되는 모드로 들어가는 "깔때기"에서 생긴다.

$$G = \frac{2e^2}{h}\sum_{n=1}^{M}T_n,\qquad G_0 = \frac{2e^2}{h} = 77.48\ \mu\text{S},\qquad \frac{1}{G_0} = 12.906\ \text{k}\Omega$$

란다우어 식(Landauer formula). $T_n$은 모드 $n$의 투과 확률, 2는 스핀. 모든 모드가 완전히 통과하면($T_n = 1$) $G = MG_0$. $G_0$를 양자 전도도(conductance quantum)라 한다. 저항의 하한 $h/2e^2M$은 도체 길이와 무관한 접촉 저항이다.

폭 $W$인 2DEG 띠에서 페르미 에너지 아래에 열린 모드 수는 대략 $M \approx k_FW/\pi = 2W/\lambda_F$이다(벽이 단단한 경우). 폭이 $\lambda_F/2$만큼 늘 때마다 모드가 하나씩 열린다. 2DEG 위에 갈라진 게이트를 올려 음전압으로 전자를 밀어내면 그 사이에 폭을 조절할 수 있는 좁은 목이 생긴다. 이것이 양자점 접촉(quantum point contact, QPC)이고, 1988년 GaAs 2DEG에서 전도도가 $G_0$ 간격의 계단으로 오르는 것이 처음 관측되었다.

폭을 넓혀 가며 QPC의 전도도를 잴 때, 온도를 0.3 K에서 15 K로 올리면 계단은 어떻게 될까?

페르미 분포가 $k_BT$ 폭으로 퍼지면, 모드 문턱 근처의 전자 일부는 이미 통과하고 일부는 아직 못 한다. 모드 간격(수 meV)보다 $k_BT$(15 K에서 1.3 meV)가 비슷해지면 계단이 지워진다. 계단 하나의 높이 $G_0$는 바뀌지 않는다.

SIMULATOR

양자점 접촉 실험대: 게이트를 밀어 채널을 열어라

게이트 끝의 흰 원을 위아래로

목 폭 W 온도 T 면밀도 n_s

열린 모드 (0 K)—

G / G₀—

R = 1/G—

과녁—

GaAs 2DEG($m^* = 0.067$) 위 갈라진 게이트. 모드 문턱 $E_n = (\hbar^2/2m^*)(n\pi/W)^2$를 넘는 전자가 통과하고(안장점 투과 폭 0.1 meV), 페르미 분포로 평균한다. 해볼 것: ① 폭을 천천히 넓히며 $G$가 $G_0$씩 오르는 계단을 확인하고, 계단 하나의 폭이 $\lambda_F/2$인지 보라. ② 과녁: 정해진 계단($N G_0$) 위에 2% 안으로 멈춰라. ③ T를 10 K 넘게 올리면 계단이 사라진다 — 넓은 모드(작은 n)보다 위쪽 계단이 먼저 지워지는 이유는 모드 간격이 $W$가 커질수록 좁아지기 때문이다.

탄도에서 확산으로

도체가 평균 자유 행로보다 길면 전자 일부가 되튕겨 나간다. 한 모드의 투과 확률은 $T = \ell/(\ell + L)$로 근사된다($\ell$은 후방 산란 평균 자유 행로). 이를 란다우어 식에 넣으면 저항이 두 부분으로 깔끔하게 갈린다.

$$R = \frac{h}{2e^2M}\cdot\frac{\ell + L}{\ell} = \underbrace{\frac{h}{2e^2M}}_{\text{접촉(탄도) 저항}} + \underbrace{\frac{h}{2e^2M}\frac{L}{\ell}}_{\text{채널(옴) 저항}}$$

$L \gg \ell$이면 둘째 항이 지배해 $R \propto L$(옴의 법칙)이 되고, $L \ll \ell$이면 첫째 항만 남아 $R = h/2e^2M$(탄도 극한)이 된다. 2D 도체에서 $M = Wk_F/\pi$를 넣으면 둘째 항이 드루드 면저항 $L/(\sigma W)$와 같아진다.

곡선 위 흰 원을 좌우로

모드 수 M 평균 자유 행로 ℓ

MINI LAB저항을 도체 길이 $L$의 함수로 그렸다. 회색 띠는 길이와 무관한 접촉 저항 $h/2e^2M$, 그 위가 채널 저항이다. $L = \ell$에서 두 몫이 같다. 짧은 채널일수록 저항의 대부분이 "접촉"이 된다.

면밀도 10.0인 Si (100) 반전층(Δ2, $g_v = 2$)의 페르미 파수는 $k_F = \sqrt{2\pi n_s/g_v}$ = 이고, 폭 1 µm에 열린 모드는 $M = g_vk_FW/\pi$ = 개다. 그러므로 소스와 드레인을 아무리 잘 만들어도 두 접촉을 합한 저항은 $R\cdot W \ge h/(2e^2)\cdot W/M$ = 보다 작을 수 없다.

폭 30.0 nm인 Si (100) 나노시트 표면의 반전층이 $n_s = 1.00\times10^{13}$ cm⁻²(Δ2만, $g_v = 2$)이다. 열린 모드 수와 탄도 극한의 저항을 구하라.

풀이 보기

전략 $k_F = \sqrt{2\pi n_s/g_v}$, $M = g_vk_FW/\pi$, $R = 12.906\ \text{k}\Omega/M$.

풀이 $n_s = 0.100$ nm⁻² → $k_F = \sqrt{\pi\times0.100} = 0.5605$ nm⁻¹. $M = 2\times0.5605\times30.0/\pi = 10.7$. $R = 12906/10.7 = 1.21$ kΩ.

M ≈ 10.7(정수로는 약 10–11개), R_min ≈ 1.2 kΩ

검토 폭으로 나누면 $R\cdot W = 36$ Ω·µm(위 숫자 문단). 오늘날 소자의 소스·드레인 접촉 저항은 접촉 하나에 수십 Ω·µm이므로 이미 양자 한계와 같은 자릿수다. 실제 나노시트는 위·아래 두 면에 반전층이 생겨 모드가 그만큼 늘어난다.

트랜지스터에서도 같은 그림이 성립한다. 채널이 아주 짧으면 소스에서 장벽 꼭대기로 들어온 전자가 산란 없이 드레인까지 날아가, 전류는 꼭대기의 전하와 그 전하가 들어오는 속도(주입 속도(injection velocity), 대략 단방향 열속도 $v_T = \sqrt{2k_BT/\pi m^*}$)로 정해진다: $I/W = qn_sv_{inj}(1 - r)/(1 + r)$. $r$은 꼭대기 근처에서 되튕겨 나오는 비율이다. 채널을 아무리 짧게 해도 $r = 0$인 탄도 한계를 넘을 수 없고, 이동도의 역할은 $r$을 통해서만 남는다.

Si 반전층($m^* = 0.19$, 300 K)의 단방향 열속도를 구하고, 장벽 꼭대기 면밀도가 $1.00\times10^{13}$ cm⁻²일 때 탄도 한계 전류(µA/µm)를 구하라. 후방 산란 비율이 $r = 0.30$이면 전류는?

풀이 보기

전략 $v_T = \sqrt{2k_BT/\pi m^*}$, $I/W = qn_sv_T(1 - r)/(1 + r)$.

풀이 $v_T = \sqrt{2\times4.142\times10^{-21}/(\pi\times0.19\times9.109\times10^{-31})} = 1.23\times10^5$ m/s. $I/W = 1.602\times10^{-19}\times10^{17}\ \text{m}^{-2}\times1.23\times10^5 = 1.98\times10^3$ A/m = 1980 µA/µm. $r = 0.30$: $\times0.7/1.3 = 0.538$ → 1060 µA/µm.

v_T ≈ 1.2 × 10⁷ cm/s, 탄도 한계 ≈ 1980 µA/µm, r = 0.3이면 ≈ 1060 µA/µm

검토 최신 n-MOSFET 구동 전류가 1 mA/µm 안팎이라는 사실과 자릿수가 맞는다. 실제 축퇴된 반전층은 $v_{inj}$가 열속도보다 조금 크고, 변형으로 $m^*$를 줄이면 $v_{inj}$가 커진다.

접촉 저항은 양자 전도도로 제한된다

트랜지스터의 총저항은 채널 저항과 소스·드레인 접촉 저항의 합이고, 게이트 길이가 20 nm 아래로 줄면서 접촉 쪽 몫이 절반을 넘보게 되었다. 실리사이드 계면의 쇼트키 장벽(13장)은 고농도 도핑과 계면 공학으로 낮출 수 있지만, 장벽을 0으로 만들어도 접촉 저항은 채널이 받아들일 수 있는 모드 수, 곧 $h/2e^2M$보다 작아지지 않는다. 채널 전류도 마찬가지로 이동도가 아무리 높아도 주입 속도가 정하는 탄도 한계에 묶인다. SemiBooks DeviceBook · 스케일링과 단채널 효과(속도 포화와 탄도 수송), DeviceBook · 금속–반도체 접합

단전자 효과와 쿨롱 봉쇄

터널 장벽 두 개로 전극과 떨어진 작은 도체 조각(섬(island))을 생각하자. 섬의 정전 용량이 $C$이면 전자 하나를 더 넣는 데 정전 에너지 $e^2/2C$가 든다. 이 값이 열에너지보다 크면, 전극의 전자는 그 에너지를 낼 수 없어 섬으로 건너가지 못한다. 전류가 전자 하나 단위의 정전기 때문에 막히는 현상이 쿨롱 봉쇄(Coulomb blockade)다.

$$E_C = \frac{e^2}{2C},\qquad C_{\text{구}} = 4\pi\varepsilon_0\varepsilon_r r,\qquad E_C \gg k_BT,\qquad R_T \gg \frac{h}{e^2} = 25.8\ \text{k}\Omega$$

충전 에너지(charging energy) $E_C$. 첫째 조건은 열 요동이 봉쇄를 깨지 않을 것(보통 $E_C \gtrsim 10k_BT$), 둘째는 섬의 전자 수가 잘 정해질 만큼 터널 장벽이 불투명할 것(시간–에너지 불확정성으로 $\Delta E\,R_TC \gtrsim \hbar$). 섬이 작을수록 $C$가 작아 $E_C$가 크다. 양자점이 더 작아지면 0D 준위 간격(1절)도 $E_C$에 더해진다.

섬 지름 d 온도 T

둘러싼 물질

MINI LAB게이트로 섬에 유도한 전하 $n_g = C_gV_g/e$에 따른 섬의 평균 전자 수(열평형). $E_C/k_BT$가 크면 $\langle N\rangle$이 정수 계단이 되고(쿨롱 계단), 작으면 고전적인 직선이 된다. 상온(300 K)에서 계단이 또렷하려면 섬이 몇 nm여야 하는가?

SiO₂($\varepsilon_r = 3.9$)에 묻힌 구형 실리콘 섬으로 300 K에서 $E_C = 10k_BT$를 얻으려면 지름이 얼마여야 하는가? 같은 섬을 지름 10.0 nm로 만들면 $E_C$는 몇 meV이고, $E_C = 10k_BT$인 온도는?

풀이 보기

전략 $C = e/2E_C$에서 $r = C/4\pi\varepsilon_0\varepsilon_r$.

풀이 $10k_BT = 0.2585$ eV → $C = 1.602\times10^{-19}/(2\times0.2585) = 3.10\times10^{-19}$ F. $r = 3.10\times10^{-19}/(4\pi\times8.854\times10^{-12}\times3.9) = 0.714$ nm, 지름 1.43 nm. 지름 10.0 nm: $C = 2.17\times10^{-18}$ F, $E_C = 36.9$ meV, $T = E_C/10k_B = 42.8$ K.

상온: 지름 ≈ 1.4 nm · 10 nm 섬: E_C = 36.9 meV, T ≈ 43 K

검토 상온 단전자 동작에는 분자 크기의 섬이 필요하다. 실제 소자는 전극·게이트 용량이 더해져 $C$가 더 크므로 조건이 더 까다롭다. 그래서 단전자 트랜지스터는 주로 저온 계측·양자 소자에서 쓰인다.

섬에 게이트를 하나 더 붙이면 단전자 트랜지스터(single-electron transistor, SET)가 된다. 게이트 전압이 섬의 전자 수 $N$과 $N + 1$의 에너지가 같아지는 곳에 오면 전자가 하나씩 들어왔다 나가며 전류가 흐르고, 그 사이에서는 막힌다. 게이트 전압(가로)과 소스–드레인 전압(세로)으로 전류 지도를 그리면, 전류가 막힌 영역이 마름모꼴로 늘어선 쿨롱 다이아몬드(Coulomb diamond)가 나타난다.

단전자 트랜지스터. 섬은 두 터널 장벽으로 소스·드레인과, 절연막으로 게이트와 용량 결합한다. 게이트 전압 $e/C_g$마다 섬에 전자가 하나씩 더해진다.

SIMULATOR

단전자 트랜지스터: 다이아몬드 지도 위를 걸어 보라

지도 위 흰 원을 끌어 보라

k_BT / E_C 드레인 결합 C_d/C_Σ

게이트 전하 n_g—

eV_DS / E_C—

가장 그럴듯한 N—

전류 (E_C/eR_T 단위)—

오른쪽: 순차 터널링(정통 이론)으로 계산한 전류 지도. 진할수록 전류가 크고, 전류가 0인 배경색 마름모가 쿨롱 봉쇄 영역이다. 왼쪽: 흰 원 위치에서의 에너지 사다리 — 섬에 $N$번째 전자를 넣는 데 드는 전기화학 퍼텐셜 $\mu_N$(가로선)과 소스·드레인 페르미 준위. 소스와 드레인 사이 창에 $\mu_N$이 하나라도 들어오면 전류가 흐른다. 해볼 것: ① $V_{DS} \approx 0$에서 $n_g$를 끌면 $n_g$ = 0.5, 1.5, …에서만 전류 봉우리가 선다. ② 다이아몬드 높이($eV_{DS} = 2E_C$)와 너비($\Delta n_g = 1$)를 읽어라. ③ $k_BT/E_C$를 0.3 넘게 올리면 다이아몬드가 흐려진다. ④ $C_d/C_\Sigma$를 바꾸면 마름모가 기울어진다 — 실제 측정에서 용량 비를 읽어 내는 방법이다.

자기장 속 2DEG와 양자 홀 효과

2DEG에 수직으로 자기장 $B$를 걸면 전자는 사이클로트론 운동(9장 결정 속 전자의 운동)을 한다. 원운동은 조화 진동자와 같은 꼴이라 양자화되어, 판 안 운동 에너지가 연속 대신 띄엄띄엄한 란다우 준위(Landau level)가 된다.

$$E_n = \hbar\omega_c\left(n + \tfrac12\right),\quad \omega_c = \frac{eB}{m^*},\qquad n_B = \frac{eB}{h}\ (\text{스핀 하나, 준위 하나당 면밀도}),\qquad \nu = \frac{n_s}{n_B} = \frac{n_sh}{eB}$$

GaAs($m^* = 0.067$)에서 $\hbar\omega_c = 1.73$ meV/T. 원래 $\hbar\omega_c$ 폭에 있던 2D 상태($m^*/2\pi\hbar^2\times\hbar\omega_c = eB/h$)가 모두 한 준위로 모인다. $\nu$는 채움 인자(filling factor), 곧 채워진 (스핀 포함) 란다우 준위의 수. 자기 길이 $l_B = \sqrt{\hbar/eB}$ = 25.7 nm/$\sqrt{B/\text{T}}$.

자기장이 없으면 2DEG의 상태 밀도는 일정하다.
자기장이 $\hbar\omega_c$ 폭마다의 상태를 한 준위로 모은다. 준위 하나가 담는 면밀도 $2eB/h$(스핀 포함)는 $B$에 비례하므로, $B$를 올리면 준위가 하나씩 비워진다.
실제 시료에서는 무질서가 준위를 넓힌다. 가장자리(꼬리)의 상태는 불순물 퍼텐셜에 갇힌 국소화 상태라 전류를 나르지 못하고, 가운데만 시료 전체로 퍼져 있다. $E_F$가 꼬리에 있는 동안은 전류를 나르는 상태의 채움이 변하지 않는다 — 이것이 평탄의 원인이다.

자기장이 2D 상태 밀도를 란다우 준위로 바꾼다. 국소화된 꼬리가 $E_F$를 붙잡아 두는 동안 홀 저항은 변하지 않는다.

홀 막대(9장의 홀 측정)에서 세로 저항 $R_{xx}$과 홀 저항 $R_{xy}$을 잰다. 고전 드루드 모형은 $R_{xy} = B/n_se$인 직선을 준다. 1980년 폰 클리칭은 강한 자기장과 저온에서 $R_{xy}$가 평탄을 이루고, 그 값이 시료 모양·물질·불순물과 무관하게 $h/e^2$의 정수분의 1이며, 그동안 $R_{xx}$가 0이 되는 것을 발견했다. 이것이 정수 양자 홀 효과(integer quantum Hall effect)다.

$$R_{xy} = \frac{h}{\nu e^2} = \frac{R_K}{\nu},\qquad R_K = \frac{h}{e^2} = 25\,812.807\ \Omega,\qquad R_{xx} = 0\ (\text{평탄 위})$$

$R_K$는 폰 클리칭 상수(von Klitzing constant). 2019년 SI 재정의로 $h$와 $e$가 정의값이 되어 $R_K$ = 25 812.807 45… Ω가 정확한 값이다. 평탄 위에서 $\sigma_{xx} = 0$이고 $\sigma_{xy} = \nu e^2/h$이므로 $\rho_{xx} = 0$, $\rho_{xy} = h/\nu e^2$이다. 전류는 시료 가장자리의 한 방향 채널(가장자리 상태)로 흐르고, 각 채널의 투과가 정확히 1이라 란다우어 식과 같은 정밀도를 갖는다.

홀 막대. $R_{xx} = V_{xx}/I$, $R_{xy} = V_{xy}/I$. 양자 홀 평탄에서는 전류가 손실 없는 가장자리 채널로 흘러 $V_{xx} = 0$이다.

양자 홀 평탄 위($R_{xy}$가 일정한 구간)에서 세로 저항 $R_{xx}$는?

$E_F$가 국소화 상태에 있으면 전류를 나르는 상태가 산란할 곳이 없어 $\sigma_{xx} = 0$이다. 자기장 속에서는 $\rho_{xx} = \sigma_{xx}/(\sigma_{xx}^2 + \sigma_{xy}^2)$이므로 $\sigma_{xx} = 0$이면 $\rho_{xx}$도 0이다. 전도도와 저항이 함께 0이 되는 기묘한 상황이다.

SIMULATOR

양자 홀 실험대: 자기장을 끌어 평탄에 올라서라

그래프를 좌우로 끌어 B 선택

자기장 B 면밀도 n_s 무질서 폭 Γ 온도 T

채움 인자 ν = n_sh/eB—

R_xy—

R_xx (면저항)—

과녁—

교육용 모형: GaAs 2DEG($m^* = 0.067$, 이동도 10⁶ cm²/(V·s)), 스핀 축퇴 란다우 준위를 가우스 폭 Γ로 넓히고, 가운데 폭 0.3Γ 부분만 퍼진 상태(전류를 나름)로 둔다. 왼쪽은 지금 $B$의 상태 밀도와 채움, 오른쪽은 $R_{xy}(B)$(위)와 $R_{xx}(B)$(아래). 해볼 것: ① $B$를 0.5 T에서 올리면 $R_{xy}$가 고전 직선 $B/n_se$를 따르다 계단으로 바뀌고, 계단마다 $R_{xx}$가 0이 된다. ② 과녁: 정해진 평탄 위에 올라서 $R_{xy}$를 $h/\nu e^2$에 10⁻⁴ 안으로, $R_{xx}$를 1 Ω 아래로 만들어라. ③ T를 10 K 넘게 올리거나 Γ를 키우면 평탄이 좁아진다. ④ $n_s$를 바꾸면 평탄의 위치($B_\nu = n_sh/\nu e$)는 움직여도 높이는 그대로다.

채움 인자 2의 평탄에서 $R_{xy} = h/\nu e^2$ = 이다. 면밀도 3.0인 GaAs 2DEG에서 이 평탄의 중심은 $B = n_sh/\nu e$ = , 그때 란다우 준위 간격 $\hbar\omega_c$ = 이다. 이것은 온도 의 열에너지와 같으므로, 평탄을 보려면 그보다 훨씬 차갑게 해야 한다.

면밀도 $3.00\times10^{11}$ cm⁻²인 GaAs 2DEG($m^* = 0.067$)에서 (a) $\nu = 2$가 되는 자기장, (b) 그때 $\hbar\omega_c$와 이를 열에너지와 같게 하는 온도, (c) 평탄의 홀 저항을 구하라.

풀이 보기

전략 $B = n_sh/\nu e$, $\hbar\omega_c = \hbar eB/m^*$, $R_{xy} = h/2e^2$.

풀이 (a) $B = 3.00\times10^{15}\times6.626\times10^{-34}/(2\times1.602\times10^{-19}) = 6.20$ T. (b) $\hbar\omega_c = 1.0546\times10^{-34}\times1.602\times10^{-19}\times6.20/(0.067\times9.109\times10^{-31})$ J = 10.7 meV, $T = 10.7\ \text{meV}/k_B = 124$ K. (c) $25\,812.807/2 = 12\,906.40$ Ω.

B = 6.20 T, ħω_c = 10.7 meV (≈ k_B × 124 K), R_xy = 12 906.4 Ω

검토 평탄이 또렷하려면 $k_BT \ll \hbar\omega_c$여야 하므로 실제 측정은 수 K 이하에서 한다. 이 홀 저항은 탄도 도체의 $1/G_0$와 같은 값이다 — 두 현상 모두 투과가 정확히 1인 채널 두 개(스핀)를 센다.

더 깨끗한 시료와 더 강한 자기장에서는 $\nu$ = 1/3, 2/5처럼 분수에서도 평탄이 나타난다. 전자끼리의 상호작용이 만드는 새로운 집단 상태로, 분수 양자 홀 효과(fractional quantum Hall effect)라 한다.

저항 표준과 큐비트

양자 홀 저항은 1990년부터 세계 저항 표준이고, 2019년 SI 재정의 이후에는 $h/e^2$ 자체가 정의값이 되어 각국 표준 기관이 GaAs·그래핀 홀 소자로 옴을 실현한다. 그리고 쿨롱 봉쇄로 전자 하나를 가둔 실리콘 양자점은 그 스핀을 정보로 쓰는 실리콘 스핀 큐비트가 된다 — 300 mm CMOS 공정으로 만들 수 있다는 점이 다른 큐비트와 다른 강점이다.

핵심 정리

상태 밀도는 차원이 정한다: 3D $\propto\sqrt E$, 2D는 부띠마다 $g_vm^*/\pi\hbar^2$(GaAs 2.80 × 10¹³ cm⁻²eV⁻¹)씩 오르는 계단, 1D는 부띠 바닥마다 $1/\sqrt{E - E_n}$ 봉우리, 0D는 준위마다 델타. 두께는 계단의 위치($\propto 1/L^2$)만 바꾼다.
2DEG의 면밀도는 $n_s = (g_vm^*k_BT/\pi\hbar^2)\sum\ln(1 + e^{(E_F - E_n)/k_BT})$, 0 K 부띠 하나에서 $n_s = (g_vm^*/\pi\hbar^2)(E_F - E_1)$. 부띠 하나만 쓰려면 부띠 간격이 $k_BT$의 수 배여야 한다.
MOS 반전층은 삼각 우물($E_n \propto F^{2/3}$)이고 Si (100)에서 무거운 구속 질량의 Δ2가 아래, 넓은 상태 밀도의 Δ4가 위에 선다(1 MV/cm에서 0.171·0.295 eV). 변조 도핑 이종 접합은 도너와 전자를 갈라 저온 이동도 10⁷ cm²/(V·s), 평균 자유 행로 수십 µm의 2DEG를 만든다(HEMT).
그래핀은 디랙 원뿔이라 $g(E) = 2|E|/\pi(\hbar v_F)^2$, $n = E_F^2/\pi(\hbar v_F)^2$이고 간격이 없다. h-BN은 약 6 eV 절연체, MoS₂·WSe₂ 단층은 0.65 nm 두께의 직접 간격(광학 약 1.8–1.9·1.6–1.7 eV) 반도체다. 2D 채널은 자연 길이 $\lambda \propto\sqrt{t_s}$가 짧지만 접촉 저항과 이동도가 과제다.
란다우어 식 $G = (2e^2/h)\sum T_n$: 완전 투과 모드 하나가 $G_0 = 77.5$ µS(12.9 kΩ)를 낸다. QPC 전도도는 폭 $\lambda_F/2$마다 $G_0$씩 오르고, 모드 간격이 $k_BT$와 비슷해지면 계단이 뭉개진다. $R = (h/2e^2M)(1 + L/\ell)$ — 접촉 저항의 하한은 $h/2e^2M$(Si 반전층 10¹³ cm⁻²에서 36 Ω·µm)이고, 탄도 MOSFET의 전류는 주입 속도로 묶인다.
쿨롱 봉쇄: $E_C = e^2/2C$가 $k_BT$보다 훨씬 크고 $R_T \gg h/e^2$이면 전자가 하나씩 건너간다. 상온에서 $E_C = 10k_BT$이려면 SiO₂ 속 섬 지름이 약 1.4 nm여야 한다. SET의 전류 지도는 높이 $2E_C/e$, 너비 $e/C_g$인 다이아몬드를 보인다.
자기장은 2DEG를 란다우 준위 $\hbar\omega_c(n + \tfrac12)$(GaAs 1.73 meV/T)로 바꾸고, 채움 인자 $\nu = n_sh/eB$가 정수인 근처에서 $R_{xy} = h/\nu e^2$($R_K$ = 25 812.807 Ω), $R_{xx} = 0$인 정수 양자 홀 평탄이 생긴다.

이 책을 마치며

열여섯 장 동안 원자 배열(결정 구조와 회절)에서 시작해 격자의 떨림(포논과 열), 결정 속 전자(자유 전자와 띠), 반도체의 캐리어(통계·수송·재결합·접합), 물질의 응답(유전·자성)을 지나 원자 몇 층 두께의 채널까지 왔다. 모든 장의 계산은 결국 같은 질문 — 상태가 몇 개 있고, 전자가 어떻게 채우며, 무엇이 그 움직임을 방해하는가 — 에 대한 답이었다. 이 장에서 상태 밀도가 계단이 되고 저항이 양자 전도도의 배수로 셈해지는 것을 보았다면, 이제 트랜지스터를 물리로 읽을 준비가 끝났다. 다음 걸음은 SemiBooks DeviceBook이다. MOS 구조와 MOSFET의 전류–전압 식, 스케일링과 단채널 효과, FinFET과 GAA 나노시트가 이 책의 띠 그림·캐리어 통계·탄도 수송 위에서 하나씩 설명된다.

연습문제

$h = 6.626\times10^{-34}$ J·s, $\hbar = 1.0546\times10^{-34}$ J·s, $e = 1.602\times10^{-19}$ C, $m_e = 9.109\times10^{-31}$ kg, $\varepsilon_0 = 8.854\times10^{-12}$ F/m, $k_B = 8.617\times10^{-5}$ eV/K, $\hbar^2/2m_e = 0.0381$ eV·nm², $m_e/\pi\hbar^2 = 4.18\times10^{14}$ cm⁻²eV⁻¹. 따로 적지 않으면 우물은 무한 우물로 본다. 답이 ±1% 이내면 정답이다.

양자 전도도 $G_0 = 2e^2/h$를 µS 단위로 구하라.

$2\times(1.602\times10^{-19})^2/6.626\times10^{-34}$.

$G_0 = 2\times2.566\times10^{-38}/6.626\times10^{-34} = 7.75\times10^{-5}$ S = 77.5 µS. 역수는 12.9 kΩ.

GaAs($m^* = 0.067m_e$, $g_v = 1$) 부띠 하나의 2차원 상태 밀도(스핀 포함)를 cm⁻²eV⁻¹로 구하라.

$g_{2D} = m^*/\pi\hbar^2 = 0.067\times4.18\times10^{14}$.

$0.067\times4.18\times10^{14} = 2.80\times10^{13}$ cm⁻²eV⁻¹. 에너지와 무관하다.

양자 우물의 두께를 두 배로 늘렸을 때 옳은 것은?

$E_n \propto 1/L^2$이고 $g_{2D}$에는 $L$이 없다. 일정 에너지 아래에 열린 부띠 수는 $L$에 비례해 늘어, 부피당으로 보면 √E 곡선에 가까워진다.

GaAs 2DEG의 면밀도가 $5.00\times10^{11}$ cm⁻²이고 부띠 하나만 채워져 있다. 0 K에서 $E_F - E_1$과 페르미 파장을 구하라.

$E_F - E_1 = n_s/g_{2D}$, $k_F = \sqrt{2\pi n_s}$.

$5.00\times10^{11}/2.80\times10^{13} = 0.0179$ eV = 17.9 meV. $n_s = 5.00\times10^{-3}$ nm⁻², $k_F = 0.1772$ nm⁻¹, $\lambda_F = 35.4$ nm.

Si (100) 반전층의 전자가 모두 Δ2 바닥 부띠($m^* = 0.19$, $g_v = 2$)에 있고 $n_s = 1.00\times10^{12}$ cm⁻²이다. 0 K에서 $E_F - E_0$를 구하라.

$g = 2\times0.19\times4.18\times10^{14}$.

$g = 1.588\times10^{14}$ cm⁻²eV⁻¹, $E_F - E_0 = 10^{12}/1.588\times10^{14} = 6.30$ meV. 상온 $k_BT$의 1/4이므로 상온에서는 축퇴되지 않은 2DEG다.

GaAs 양자선($m^* = 0.067$)의 부띠 하나에서, 부띠 바닥보다 10.0 meV 위의 1차원 상태 밀도(스핀 포함, 단위 길이당)를 구하라.

$g_{1D} = 1/\big(\pi\sqrt{(\hbar^2/2m^*)(E - E_n)}\big)$.

$\hbar^2/2m^* = 0.5687$ eV·nm², $\sqrt{0.5687\times0.010} = 0.07541$ eV·nm, $g = 1/(\pi\times0.07541) = 4.22$ eV⁻¹nm⁻¹. 에너지가 바닥에 가까울수록 커진다.

그래핀($v_F = 1.00\times10^6$ m/s)의 페르미 준위가 디랙점 위 0.150 eV일 때 전자 면밀도를 구하라. $\hbar = 6.582\times10^{-16}$ eV·s.

$\hbar v_F = 0.6582$ eV·nm, $n = E_F^2/\pi(\hbar v_F)^2$.

$n = 0.0225/(\pi\times0.4332) = 0.01653$ nm⁻² = $1.65\times10^{12}$ cm⁻².

두께 5.0 nm Si 나노시트($\varepsilon_s = 11.7$)를 EOT 0.80 nm 게이트가 감싼다(GAA, $N = 4$). 자연 길이를 구하라. 설계 기준 $L/\lambda \ge 5$이면 최소 게이트 길이는?

$\lambda = \sqrt{(\varepsilon_s/N\varepsilon_{ox})t_st_{ox}}$, $\varepsilon_{ox} = 3.9$.

$\lambda = \sqrt{(11.7/15.6)\times5.0\times0.80} = \sqrt{3.0} = 1.73$ nm. 최소 게이트 길이 약 8.7 nm.

면밀도 $3.00\times10^{11}$ cm⁻²인 GaAs 2DEG에 폭 150 nm의 양자점 접촉을 만들었다(단단한 벽, 0 K). 열린 모드 수를 $M = \lfloor k_FW/\pi\rfloor$로 구하고 전도도를 µS로 구하라.

$k_F = \sqrt{2\pi n_s}$.

$k_F = \sqrt{2\pi\times3.00\times10^{-3}} = 0.1373$ nm⁻¹, $k_FW/\pi = 6.56$ → $M = 6$. $G = 6G_0 = 465$ µS($R = 2.15$ kΩ).

모드 100개인 도체의 평균 자유 행로가 10.0 nm, 길이가 20.0 nm이다. 란다우어 식과 $T = \ell/(\ell + L)$로 저항을 구하라.

$R = (h/2e^2M)(1 + L/\ell)$.

$R = (12\,906/100)\times(1 + 2) = 129.1\times3 = 387$ Ω. 이 가운데 129 Ω이 길이와 무관한 접촉 저항이다.

Si (100) 반전층(Δ2, $g_v = 2$)의 면밀도가 $1.00\times10^{13}$ cm⁻²이다. 폭당 모드 수 $M/W = g_vk_F/\pi$($k_F = \sqrt{2\pi n_s/g_v}$)로 탄도 극한 저항 $R\cdot W$를 Ω·µm로 구하라.

$k_F = 0.5605$ nm⁻¹.

$M/W = 2\times0.5605/\pi = 0.3568$ nm⁻¹ = 356.8 µm⁻¹. $R\cdot W = 12\,906/356.8 = 36.2$ Ω·µm(두 접촉 합).

SiO₂($\varepsilon_r = 3.9$)에 묻힌 지름 10.0 nm 구형 섬의 충전 에너지(meV)와, $E_C = 10k_BT$가 되는 온도를 구하라.

$C = 4\pi\varepsilon_0\varepsilon_rr$, $r = 5.00$ nm.

$C = 4\pi\times8.854\times10^{-12}\times3.9\times5.00\times10^{-9} = 2.170\times10^{-18}$ F, $E_C = e/2C = 0.0369$ eV = 36.9 meV. $T = 0.0369/(10\times8.617\times10^{-5}) = 42.8$ K.

1.00 MV/cm Si 반전층에서 Δ2와 Δ4 바닥 부띠의 차가 0.124 eV이다. 상태 밀도 질량·골짜기 수가 Δ2 0.19 × 2, Δ4 0.4315 × 4일 때, 볼츠만 근사로 300 K의 $n(\Delta4)/n(\Delta2)$를 구하라(±3%).

볼츠만 근사에서 부띠 전자 수 ∝ (상태 밀도) × $e^{-E_0/k_BT}$.

상태 밀도 비 $4\times0.4315/(2\times0.19) = 4.542$. $k_BT = 0.02585$ eV, $e^{-0.124/0.02585} = e^{-4.797} = 0.00825$. 비 $= 0.0375$. (정확한 분리 0.1242 eV를 쓰면 0.0372.)

면밀도 $4.00\times10^{11}$ cm⁻²인 GaAs 2DEG($m^* = 0.067$)에서 $\nu = 2$ 평탄의 중심 자기장과 그때의 란다우 준위 간격을 구하라.

$B = n_sh/\nu e$, $\hbar\omega_c = \hbar eB/m^*$.

$B = 4.00\times10^{15}\times6.626\times10^{-34}/(2\times1.602\times10^{-19}) = 8.27$ T. $\hbar\omega_c = 1.728\ \text{meV/T}\times8.27 = 14.3$ meV.

양자 홀 저항이 저항 표준으로 쓰일 수 있는 가장 중요한 이유는?

평탄 위에서 전류는 투과가 정확히 1인 가장자리 채널로 흐르고 국소화 상태가 $E_F$를 붙잡아, $B$·$n_s$·무질서가 조금 바뀌어도 $R_{xy}$가 변하지 않는다. 오히려 무질서가 있어야 평탄이 넓다. 측정 재현성은 10⁻⁹ 수준이다.

개념 확인 퀴즈

1차원 양자선의 상태 밀도가 부띠 바닥에서 발산하는 이유는?

$g \propto (dE/dk)^{-1} \times k^{d-1}$. $d = 1$이면 $k^0$이라 $dE/dk \propto \sqrt E \to 0$이 그대로 발산을 만든다. 2D에서는 $k$ 하나가 정확히 상쇄해 일정, 3D에서는 $\sqrt E$가 된다.

변조 도핑 이종 접합의 2DEG가 저온에서 이동도가 극히 높은 주된 이유는?

저온에서는 포논이 얼어 불순물·계면 산란이 이동도를 정한다. 변조 도핑은 그 둘을 모두 치운다. 상온에서는 포논 산란 때문에 약 8000 cm²/(V·s)로 내려온다.

길이가 0에 가까운 완벽한 도체(모드 M개)의 저항이 0이 되지 않는 이유는?

란다우어 그림에서 모드 하나는 $2e^2/h$만큼만 전도한다. 에너지 소모는 도체 안이 아니라 전자가 전극에 들어가 열평형으로 돌아가는 곳에서 일어난다.

상온에서 쿨롱 봉쇄를 보려면 섬을 아주 작게 만들어야 하는 이유는?

$C \propto r$이므로 $E_C \propto 1/r$. SiO₂ 속에서 $E_C = 10k_BT$(300 K)이려면 지름이 약 1.4 nm다.

정수 양자 홀 평탄이 넓은 자기장 구간에 걸쳐 나타나는 데 필요한 것은?

무질서가 전혀 없으면 $E_F$가 준위 사이를 순식간에 건너뛰어 평탄 폭이 0이 된다. 국소화 상태가 저수지 역할을 해 평탄이 생긴다. 상호작용은 분수 양자 홀 효과의 원인이다.